具有将无源组件耦合至封装衬底的导电迹线的导电柱的芯片模块的制作方法

具有将无源组件耦合至封装衬底的导电迹线的导电柱的芯片模块
1.优先权申请
2.本技术要求于2021年2月3日提交的标题为“chip modules employing conductive pillars to couple a passivecomponent device to conductive traces in ametallizetion structure to from a passivecomponent(采用导电柱将无源组件器件耦合至金属化结构中的导电迹线以形成无源组件的芯片模块)”的美国专利申请序列号17/166,430的优先权，该申请通过引用全部并入本文。
技术领域
3.本公开的领域大体上涉及芯片模块，包括多芯片模块(mcm)，并且更具体地涉及减小芯片模块中的无源组件器件射频(rf)滤波器的面积。


背景技术：

4.集总元件滤波器是一种电路，其阻挡或允许用于rf通信的电子设备中的所选频率范围的射频(rf)信号通过。集总元件滤波器包括无源组件(诸如电感器、电容器和/或电阻器)，其可以被形成在无源组件器件或裸片中的衬底上的互连层之间。无源组件器件(也称为集成无源设备)是一种倒装芯片型设备，其中无源组件由电介质结构中的一个或多个互连层中的金属迹线形成，该互连层在后道(beol)工艺中被设置在衬底的一侧。无源组件器件的一个示例是玻璃上无源(pog)设备，其包括用以提供增强的电隔离的玻璃衬底。金属-绝缘体-金属(mim)电容器是无源组件的一个示例，其可以通过在无源组件器件的不同互连层中形成彼此相邻的金属迹线而被形成在无源组件器件中。在另一示例中，电感器可以在无源组件器件中被形成为电介质结构的一个互连层中的二维(2d)(例如水平)螺线或螺旋金属迹线。作为另一示例，三维(3d)电感器可以通过电介质结构的多个电介质层中的金属迹线被形成在无源组件器件中，其中过孔通过电介质结构来设置以在3d线圈中将金属迹线电耦合在一起。无源组件器件可以用外部互连件(例如焊料凸块)封装，并且被电耦合至支撑金属化结构(例如具有再分布层的封装衬底，以将无源组件器件集成到电路中)。
5.无源组件器件通常被用于芯片模块中，诸如电信设备中使用的rf前端芯片模块。响应于对更小和更便宜的电子设备的需求，有动机减小芯片模块的大小，包括采用pog设备(诸如rf前端芯片模块)的那些芯片模块。


技术实现要素：

6.本文公开的各个方面包括采用导电柱将无源组件器件耦合至金属化结构中的导电迹线以形成无源组件的芯片模块。示例性芯片模块包括多个导电柱，该导电柱耦合无源组件器件的导电迹线和金属化结构的导电迹线，以形成在金属化结构与无源组件器件之间延伸的无源组件。导电迹线可以在无源组件器件内的任何互连层处以及在金属化结构的任何再分布层处。无源组件利用芯片模块在无源组件器件与金属化结构之间的区域，而不是
消耗无源组件器件中的空间。由于与焊料凸块相比，导电柱具有更小的中心到中心距离，因此无源组件所占据的面积可以被减小。与焊料凸块相比，导电柱也是低电阻连接。
7.作为无源组件的示例，包括在金属化结构与无源组件器件之间的芯区域的三维(3d)电感器可以通过采用导电柱来耦合无源组件器件和金属化结构的导电迹线来形成。由于采用导电柱，芯区域的截面的高度提供了增加的电感。导电柱之间较小的中心到中心距离增加了线圈密度，以在较小的面积中提供电感。导电柱的低电阻在3d电感器中提供了更高的q值。将无源组件集成到区域(包括无源组件器件、金属化结构以及无源组件器件和金属化结构之间的区域的)中减小了诸如射频(rf)前端模块等芯片模块的面积。
8.在该方面，在一个示例性方面中，公开了一种芯片模块。芯片模块包括金属化结构，该金属化结构包括第一导电迹线。芯片模块还包括无源组件器件。无源组件器件包括被设置为与衬底相邻的电介质结构。无源组件器件还包括被设置在电介质结构中的第二导电迹线。芯片模块还包括无源组件，该无源组件包括被耦合至第一导电迹线和第二导电迹线的至少一个导电柱。
9.在另一示例性方面中，公开了一种多芯片模块(mcm)。mcm包括无源组件器件。无源组件器件包括被设置在衬底上的电介质结构。无源组件器件还包括被设置在电介质结构中的第一导电迹线。mcm还包括金属化结构，该金属化结构包括第二导电迹线。mcm还包括无源组件，该无源组件包括被耦合至第一导电迹线和第二导电迹线的至少一个导电柱。mcm还包括被耦合至金属化结构和无源组件的集成电路(ic)裸片。
10.在另一示例性方面中，公开了一种方法。该方法包括形成金属化结构，该金属化结构包括第一导电迹线。该方法还包括形成无源组件器件。无源组件器件包括被设置为与衬底相邻的电介质结构。无源组件器件还包括被设置在电介质结构中的第二导电迹线。该方法还包括形成无源组件，该无源组件包括被耦合至第一导电迹线和第二导电迹线的至少一个导电柱。
附图说明
11.图1a是通过焊料凸块被耦合至金属化结构的表面的无源组件器件的截面侧视图；
12.图1b是在图1a的无源组件器件中的第一互连层中形成的二维(2d)螺线电感器的顶部平面图，包括与第二互连层的下穿通道(underpass)连接；
13.图2是示例性芯片模块的截面侧视图，包括多个导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度三维(3d)线圈；
14.图3是另一示例性芯片模块的截面侧视图，包括多个导电柱，该导电柱被耦合至第一互连层，该第一互连层通过过孔被耦合至金属化结构中的另一互连层，以增加3d电感器的芯区域的截面面积的高度；
15.图4是作为图2中的芯片模块的示例的多芯片模块(mcm)的截面侧视图，其中ic裸片被耦合至金属化结构；
16.图5是制作图2至图4所图示的示例性芯片模块的方法的流程图；
17.图6是图示了图2中的3d电感器的线圈匝的透视图，该线圈匝由导电柱串联耦合无源组件器件的互连层中的导电迹线和金属化结构的导电迹线来形成；
18.图7a是从底部视图来看示例性芯片模块中的多个3d电感器的平面图，仅示出了金属化结构的导电迹线与无源组件器件中的导电迹路串联耦合以形成无源组件滤波器；
19.图7b是图6a中的示例性芯片的透视侧视图，更清晰地图示了多个导电柱串联耦合金属化结构中的导电迹线与无源组件器件中的导电迹线以形成多个3d电感器的线圈；
20.图8是示例性芯片模块的底部平面图，包括在金属化结构与无源组件器件之间延伸的多个3d线圈，该无源组件器件包括在互连层中形成的螺线2d电感器；
21.图9是示例性芯片模块的底部平面图，其中螺线2d电感器被形成在互连层上方的无源组件器件的互连层中，该互连层包括3d线圈电感器的导电迹线，以与图8的芯片模块相比减小芯片模块的面积；
22.图10是包括诸如图2至4、7a至7b、8和9中的芯片模块等射频(rf)模块的示例性无线通信设备的框图；以及
23.图11是示例性的基于处理器的系统的框图，该基于处理器的系统包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。
具体实施方式
24.现在参照附图，描述了本公开的若干示例性方面。词语“示例性”在本文中被用于表示“充当示例、实例或图示”。本文描述为“示例性”的任何方面都不必被解释为比其他方面优选或有利。
25.本文公开的各个方面包括采用导电柱将无源组件器件耦合至金属化结构中的导电迹线以形成无源组件的芯片模块。示例性芯片模块包括多个导电柱，该导电柱耦合无源组件器件的导电迹线和金属化结构的导电迹线，以形成在金属化结构与无源组件器件之间延伸的无源组件。导电迹线可以在无源组件器件内的任何互连层处并且在金属化结构的任何再分布层处。无源组件利用芯片模块在无源组件器件与金属化结构之间的区域，而不是消耗无源组件器件中的空间。由于与焊料凸块相比，导电柱具有更小的中心到中心距离，因此无源组件所占据的面积可以被减小。与焊料凸块相比，导电柱也是低电阻连接。
26.移动电话和其他移动设备通过发射和接收rf信号来无线通信。无线设备中的发射器和接收器处理特定频率范围或频带中的rf信号。其他频率中的信号可以通过例如由诸如电感器、电容器和电阻器等无源电气组件组成的集总元件电路或集总元件滤波器来阻挡或滤除。无源组件器件或集成无源设备是在裸片上用无源组件制作的集总元件滤波器的一个示例。在移动设备中，无源组件器件和用于信号处理的一个或多个集成电路(ic)或其他芯片通过被安装在(即，被物理耦合和电耦合至)芯片模块或多芯片模块(mcm)中的金属化结构或封装衬底上而互连。手持移动设备的小型化的需求驱动了减小移动设备内的芯片模块的大小的需要。芯片模块的大小可以通过减小其中的组件的大小和/或更有效地将内部组件集成在芯片模块的空间中来减小。
27.图1a是通过焊料凸块104被耦合至金属化结构102的无源组件器件100的截面侧视图。无源组件器件100包括被形成在绝缘材料的衬底108的一侧的电介质结构106。无源组件
器件100包括被形成在电介质结构106中的无源组件，诸如金属-绝缘体-金属(mim)电容器110。如果衬底108由玻璃形成，则无源组件器件100也可以被称为玻璃上无源(pog)设备112。无源组件器件100以倒装芯片方法被安装在金属化结构102上。
28.电介质结构106包括通过电介质材料116彼此分离的多个互连层114。多个导电(例如金属)迹线118被形成在每个互连层114处，并且不同互连层114的导电迹线118可以通过竖直互连通路(过孔)120连接。mim电容器110由被设置在第一互连层(m1)与第二互连层(m2)中的导电迹线118之间的电介质层122形成。无源组件器件100通过焊料凸块104被电耦合和物理安装到金属化结构102。部分电介质材料116被去除以暴露电介质结构106的顶部互连层114(例如m4)中的接触件124，并且焊料凸块104被形成在接触件124上。焊料凸块104可以被电耦合至金属化结构102中的导电迹线126，以提供无源组件器件100与被耦合至金属化结构102的其他电路(未示出)之间的电连接，诸如包括放大器的ic或用于信号处理的其他电路。
29.无源组件器件100还包括电感器128，如图1b中的顶部平面图所示。电感器128在互连层114中的一个互连层114中的导电迹线130中被形成为二维(2d)螺线或螺旋形状。螺线或螺旋形导电迹线130的第一端132被耦合至第一接触件134。螺线形导电迹线130内的第二端136被耦合至“下穿通道”138，该“下穿通道”138通向第二接触件140，下穿通道138通过过孔(未示出)被连接至该第二接触件140。因此，电感器128被主要形成在单个互连层114中，但也需要在另一互连层114中的导电迹线(例如下穿通道138)。虽然电感器128针对一些应用可能是足够的，但是针对低频带频率(例如低于2千兆赫(ghz))，需要更高的电感。为了制作单层螺旋(即，2d)的更高电感的电感器，诸如电感器128将需要更大面积的互连层114，从而增加无源组件器件100的大小，这与小型化的期望相反。因此，需要一种用于在芯片模块中创建高电感电感器的不同解决方案。
30.图2是示例性芯片模块200的截面侧视图，该示例性芯片模块200包括多个导电柱202，该导电柱202将第一多个导电迹线204中的至少一个导电迹线204耦合至第二多个导电迹线206中的至少一个导电迹线206。至少一个导电迹线204在无源组件器件210的多个互连层208中的互连层208中，并且至少一个导电迹线206在金属化结构214的再分布层212中。无源组件216由串联耦合的导电迹线204中的一个导电迹线204、导电迹线206中的一个导电迹线206和导电柱202中的至少一个形成。在示例中，这些串联连接的元件形成3d线圈220的一个完整循环或匝(turn)218，以形成电感器222。将附加的导电迹线204串联耦合至附加的导电迹线206的附加导电柱202可以形成3d线圈220的附加匝218，以获得更高的电感。
31.在这方面，由3d线圈220提供的电感器222可以具有高电感，同时有效地利用芯片模块200在无源组件器件210与金属化结构之间的未使用区域。此处，电感器222被部分地形成在无源组件器件210内，被部分地形成在金属化结构214内，并且被部分地形成在无源组件器件210与金属化结构212之间的空间224中。电感器222的芯区域226包括空间224，该空间224例如可以被填充有空气、模制化合物或另一底部填充物(未示出)中的任何一种。3d线圈220的芯区域226的高度h
c200
是在金属化结构214中的导电迹线206和无源组件器件210中的导电轨迹204之间延伸的距离(例如至少50微米(μm))。芯区域226的轴线228在无源组件器件210与金属化结构214之间延伸，平行于金属化结构214。轴线228在与图2中的图像正交的方向上延伸。
32.互连层208被形成在电介质结构230中，该电介质结构230被设置为与衬底232相邻。相同高度h
c200
的电感器无法被形成在电介质结构230的互连层208内，因为高度h
c200
大于从最上互连层208到最下互连层208的距离。在这方面，图2中的特征未按比例绘制。由于电感器222的电感随高度而增加，因此通过在无源组件器件210与金属化结构214之间的空间224中采用导电柱202所提供的高度h
c200
允许在芯片模块200内形成更高电感的电感器222，而不会增大面积。电介质结构230包括电介质材料234，该电介质材料234可以是互连层208之间的有机电介质，诸如聚酰亚胺。电介质结构230还可以包括电容器236(例如mim电容器)，该电容器236通过设置另一电容器电介质材料238而形成，该另一电容器电介质材料238可以是互连层208中的两个互连层208之间的无机电介质(例如氮化硅(sin))。
33.关于芯片模块200中使用的其他材料，互连层208、再分布层212和导电柱202都可以由金属(诸如铜)或另一导体形成。衬底232可以是绝缘玻璃材料，使得无源组件器件210可以是pog设备240。
34.图3图示了另一示例性芯片模块300，包括通过导电柱306被耦合至金属化结构304的无源组件器件302。被形成在芯片模块300中的电感器308具有芯区域310，该芯区域310具有在无源组件器件302与金属化结构304之间延伸的高度h
c300
。高度h
c300
大于芯片模块200的高度h
c200
。在芯片模块200中，无源组件器件210的导电迹线204在最低互连层208(m4)中(即，离衬底232最远)，并且导电迹线206在金属化结构214的最上再分布层212中。相反，在图3中的芯片模块300中，芯区域310的高度h
c300
从无源组件器件302的第二最低互连层314(m3
pcd
)中的导电迹线312延伸到金属化结构304的第二最高再分布层318(m2
ms
)中的导电迹线316。芯片模块300中的导电柱306被耦合至最低互连层314(m4
pcd
)中的接触区域320。接触区域320通过过孔326被耦合至第二最低互连层314(m3
pcd
)中的导电迹线312的端部324处的接触件322。
35.芯区域310的高度h
c300
是从芯区域310的顶部的导电迹线312到芯区域310的底部的导电迹线316的总距离。具体地，高度h
c300
包括从第一导电迹线316到导电柱306的底端328的距离d1、导电柱306的长度l
cp
以及从导电柱306的顶端330到第二导电迹线312的距离d2。在一个示例中，导电柱306的长度l
cp
可以是40μm至80μm。距离d1和d2包括导电柱306的底端328和顶端330上的焊料连接器332的厚度ts以及过孔326的厚度tv。在示例中，厚度ts在16μm与24μm之间，并且厚度tv在4μm与6μm之间(例如相应互连层314之间的距离)。在将无源组件器件302耦合至金属化结构304之前，部分电介质材料334被去除以暴露最低互连层314(m4
pcd
)中的接触区域320，并且导电柱306被形成在接触区域320上。导电柱306可以被电耦合至金属化结构304中的导电迹线316，以提供无源组件器件302和被耦合至金属化结构304的其他电路(未示出)的物理附接和电连接。为了进一步增加高度h
c300
，距离d1和d2可以通过形成在互连层314中的较高互连层中具有导电迹线312并且在再分布层318中的较低再分布层中具有导电迹线316的电感器308以及添加更多过孔326来增大。
36.图4是mcm 400的截面侧视图，包括ic裸片402和金属化结构406上的无源组件器件404。在图4中的示例中，ic裸片402通过倒装芯片方法中的焊料凸块408被耦合至金属化结构406。至少一个导电柱410将无源组件器件404的第一多个导电迹线412中的第一导电迹线412耦合至金属化结构406的第二多个导电迹线414中的第二导电迹线414，以形成电感器416。如先前讨论的，电感器416被提供为由导电柱410、导电迹线412和导电迹线414形成的
线圈418。无源组件器件404还包括电容器420，该电容器420与电感器416和其他无源组件(未示出)一起形成被电耦合至ic裸片402中的电路的集总组件滤波器(“rf滤波器422”)。因此，ic裸片402包括被耦合至电感器416和电容器420中的至少一个的rf电路(未示出)。mcm 400可以是rf前端模块424，其中ic裸片402、无源组件器件404以及可选地其他芯片或设备被包裹在模制化合物426中。
37.图5是图示了图2所示的示例中形成芯片模块200的方法500的流程图。该方法包括形成包括第一导电迹线206的金属化结构214(框502)。方法500还包括形成无源组件器件210，该无源组件器件210包括被设置为与衬底232相邻的电介质结构230和被设置在电介质结构230中的第二导电迹线204(框504)。方法500还包括形成无源组件216，该无源组件216包括被耦合至第一导电迹线和第二导电迹线204的至少一个导电柱202(框506)。
38.图6中的3d电感器600(“电感器”)的透视图图示了图2至4中的任何电感器222、308、416的示例。在图6中，电感器600的一个整匝(full turn)602由第一导电柱604、第一导电迹线606、第二导电柱608和第二导电迹线610形成。整匝602被定义为围绕电感器600的芯区域614的芯轴线612的完整循环。尽管在图2至4的截面侧视图中不明显，但电感器600的匝602并不形成闭环，而是围绕芯区域614形成螺线匝602。具体地，电感器600包括被耦合至第一导电迹线606的第一接触件616的第一导电柱604。第二导电柱608被耦合至第一导电迹线606的第二接触件618并且还被耦合至第二导电迹线610的第三接触件620。电感器600继续具有被耦合至第二导电迹线610的第四接触件624和第三导电迹线628的第五接触件626的第三导电柱622。第四导电柱630被耦合在第三导电迹线628的第六接触件632与第四导电迹线636的第七接触件634之间。第四导电迹线636延伸到第八接触件638，电感器600的附加匝602可以从该第八接触件继续。
39.通过使电感器600继续在芯区域614周围具有附加匝602，更大的电感可以被实现。然而，添加更多匝602增大了电感器600沿着芯轴线612的长度l
core
，这可能导致无源组件器件和芯片模块的面积增大。为了最小化给定匝数602的长度l
core
，中心到中心距离p(例如在第一导电柱604与第三导电柱622之间)也应当被最小化。导电柱604、622的最小中心到中心距离p(例如100μm)小于图4中的焊料凸块408可以实现的最小中心到中心距离(例如》》102μm)。因此，电感器600的被导电柱604与622之间的距离p分离的匝602比电感器600被形成有焊料凸块408时的匝602更紧密地在一起。
40.导电柱604、608也比需要金接触层的焊料凸块408便宜。附加地，导电柱604、608由高导电金属形成，诸如铜，它具有比焊料化合物更低的电阻率。鉴于以上因素，如图6所示，由导电柱604、608形成的电感器600沿着芯轴线612的密度将高于用焊料凸块408代替导电柱604、608的情况。出于上面讨论的原因，具有导电柱604、608的电感器600也将比用焊料凸块408代替导电柱604、608的情况更便宜并且具有更高的q值。
41.图7a是从芯片模块708中的无源组件器件700和多个电感器702、704和706的示例下方看的平面图。导电迹线710是金属化结构的唯一可见特征，否则未在图7中以其他方式示出。导电迹线712被形成在无源组件器件700的电介质结构(否则未示出)中，如上所述。导电迹线710通过导电柱714被耦合至导电迹线712。多个电感器702、704和706被全部包括在无源组件器件700中的集总元件电路716中。电感器702和704被定位为对准并且非常接近以引起构造耦合。在这方面，形成具有耦合导电迹线710和导电迹线712的导电柱714的多个电
感器702、704和706提供了高电感，该高电感可以被用于小型移动设备中用于滤波低于2ghz rf频率的集总组件滤波器。
42.图7b是图7a中的芯片模块708的透视图，它被提供以更清晰地示出耦合导电迹线710和712的导电柱714。如所示，导电柱714中的每个导电柱714通过焊点718被耦合至金属化结构的导电迹线710。在无源组件器件700的制作期间直接在导电迹线712上形成导电柱714消除了对导电柱714与导电迹线714之间的焊点718的需要。
43.图8是芯片模块802中的无源组件器件800的一部分的底部平面图，其中导电迹线804是未以其他方式示出的金属化结构的唯一可见部分。无源组件器件800包括3d电感器806和808，并且还包括2d电感器810。2d电感器810是多个互连层814中的一个互连层中的螺线导电迹线812。尽管2d电感器810被主要形成在无源组件器件800的一个互连层814中，但是针对单个匝816，2d电感器810占据无源组件器件800的面积大于3d电感器806的多个匝818所占据的面积。因此，图8图示了在需要高电感的滤波器中使用3d电感器806和808所节省的面积。然而，一些滤波器需要由2d电感器810提供的较低水平的电感和由3d电感器806和808提供的较高水平的电感。
44.图9是与图8的芯片模块802类似的芯片模块902中的无源组件器件900的底部平面图。此处，芯片模块902具有由未以其他方式示出的金属化结构的导电迹线910形成的无源元件904、906和908以及无源组件器件900的电介质结构(未示出)中的导电迹线912。芯片模块902与图8中的芯片模块802不同，部分原因是与2d电感器810不同，2d电感器908被设置在3d电感器904和上互连层916(例如m3)中的衬底914之间。在无源组件器件900中，形成3d电感器904的导电迹线912在离衬底914(例如m4)更远的下互连层916中，而不在3d电感器904与衬底914之间的互连层916中。由于2d电感器908主要只占据一个互连层916，因此2d电感器908被设置在3d电感器904与衬底914之间，以更有效地使用芯片模块902的面积。因此，芯片模块902可以在比图8的芯片模块802更小的面积中提供芯片模块802的功能。
45.图10图示了示例性无线通信设备1000，其包括由一个或多个ic 1002形成的射频(rf)组件，其中任何ic 1002可以包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。作为示例，无线通信设备1000可以包括任何上面引用的设备或在其中提供。如图10所示，无线通信设备1000包括收发器1004和数据处理器1006。数据处理器1006可以包括用以存储数据和程序代码的存储器。收发器1004包括支持双向通信的发射器1008和接收器1010。通常，无线通信设备1000可以包括用于任何数目的通信系统和频带的任何数目的发射器1008和/或接收器1010。全部或部分收发器1004可以被实施在一个或多个模拟ic、rfic(rfic)、混合信号ic等上。
46.发射器1008或接收器1010可以用超外差架构或直接转换架构来实施。在超外差架构中，信号在多个阶段中在rf与基带之间进行变频，例如针对接收器1010，在一个阶段中从rf到中频(if)，然后在另一阶段中从if到基带。在直接变频架构中，信号在一个阶段中在rf与基带之间进行变频。超外差和直接变频架构可以使用不同的电路块和/或具有不同的要求。在图10中的无线通信设备1000中，发射器1008和接收器1010是利用直接变频架构实施
的。
47.在发射路径中，数据处理器1006处理要被发射的数据，并且向发射器1008提供i和q模拟输出信号。在示例性无线通信设备1000中，数据处理器1006包括数模转换器(dac)1012(1)、1012(2)，以用于将由数据处理器1006生成的数字信号转换为i和q模拟输出信号，例如i和q输出电流，以进行进一步处理。
48.在发射器1008内，低通滤波器1014(1)、1014(2)分别对i和q模拟输出信号进行滤波，以去除由先前的数模转换引起的不期望的信号。放大器(amp)1016(1)、1016(2)分别放大来自低通滤波器1014(1)、1014(2)的信号，并且提供i和q基带信号。上变频器1018通过混频器1020(1)、1020(2)将来自tx lo信号发生器1022的i和q基带信号与i和q发射(tx)本地振荡器(lo)信号一起上变频，以提供上变频信号1024。滤波器1026对上变频信号1024进行滤波，以移除由上变频引起的不期望的信号以及接收频带中的噪声。功率放大器(pa)1028放大来自滤波器1026的上变频信号1024，以获得期望的输出功率电平并且提供发射rf信号。发射rf信号通过双工器或开关1030路由，并且经由天线1032发射。
49.在接收路径中，天线1032接收由基站发射的信号并且提供接收到的rf信号，该rf信号通过双工器或开关1030来路由并且被提供给低噪声放大器(lna)1034。双工器或开关1030被设计为以具体的接收(rx)至tx双工器频率间隔操作，使得rx信号与tx信号隔离。接收到的rf信号由lna 1034放大，并且由滤波器1036滤波以获得期望的rf输入信号。下变频混频器1038(1)、1038(2)将滤波器1036的输出与来自rx lo信号发生器1040的i和q rx lo信号(即，lo_i和lo_q)混合，以生成i和q基带信号。i和q基带信号由amp 1042(1)、1042(2)放大，并且由低通滤波器1044(1)、1044(2)进一步滤波以获得i和q模拟输入信号，这些信号被提供给数据处理器1006。在该示例中，数据处理器1006包括adc 1046(1)、1046(2)，以用于将模拟输入信号转换为要由数据处理器1006进一步处理的数字信号。
50.在图10的无线通信设备1000中，tx lo信号发生器1022生成用于上变频的i和q tx lo信号，而rx lo信号发生器1040生成用于下变频的i和q rx lo信号。每个lo信号是具有特定基频的周期性信号。tx锁相环(pll)电路1048从数据处理器1006接收定时信息，并且生成用于调整来自tx lo信号发生器1022的tx lo信号的频率和/或相位的控制信号。类似地，rx pll电路1050从数据处理器1006接收定时信息，并且生成用于调整来自rx lo信号发生器1040的rx lo信号的频率和/或相位的控制信号。
51.无线通信设备1000可以被提供或集成到任何基于处理器的设备中，该无线通信设备1000分别包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。示例而非限制包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(gps)设备、移动电话、蜂窝电话、智能电话、会话发起协议(sip)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如智能手表、健康或健身追踪器、眼镜等)、台式计算机、个人数字助理(pda)、监视器、计算机监视器、电视、调谐器、无线电设备、卫星无线电设备、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、汽车、交通
工具组件、航空电子系统、无人机以及多旋翼飞行器。
52.在这方面，图11图示了基于处理器的系统1100的示例，基于处理器的系统1100包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。在该示例中，基于处理器的系统1100包括一个或多个中央处理器单元(cpu)1102，它也可以被称为cpu或处理器核心，分别包括一个或多个处理器1104。(多个)cpu 1102可以使缓存存储器1106耦合至(多个)处理器1104，以用于快速访问临时存储的数据。作为示例，(多个)处理器1104可以包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。(多个)cpu 1102被耦合至系统总线1108，并且可以互连基于处理器的系统1100中所包括的主设备和从设备。众所周知，(多个)cpu 1102通过在系统总线1108上交换地址、控制和数据信息来与这些其他设备通信。例如，(多个)cpu 1102可以将总线事务请求传递给作为从机设备的示例的存储器控制器1110。尽管未在图11中图示，但多个系统总线1108可以被提供，其中每个系统总线1108构成不同的结构。
53.其他主机和从机设备可以被连接至系统总线1108。如图11中图示的，作为示例，这些设备可以包括存储器系统1112(包括存储器控制器1110和一个或多个存储器阵列1114)、一个或多个输入设备1116、一个或多个输出设备1118、一个或多个网络接口设备1120和一个或多个显示器控制器1122。存储器系统1112、一个或多个输入设备1116、一个或多个输出设备1118、一个或多个网络接口设备1120和一个或多个显示器控制器1122中的每一个可以包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。(多个)输入设备1116可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(多个)输出设备1118可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。(多个)网络接口设备1120可以是被配置为允许与网络1124交换数据的任何设备。网络1124可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth
tm
网络和互联网。(多个)网络接口设备1120可以被配置为支持期望的任何类型的通信协议。
54.(多个)cpu 1102还可以被配置为通过系统总线1108访问(多个)显示器控制器1122，以控制发送给一个或多个显示器1126的信息。(多个)显示器控制器1122向(多个)显示器1126发送信息以经由一个或多个视频处理器1128显示，该视频处理器1128将要被显示的信息处理为适合于(多个)显示器1126的格式。(多个)显示器1126可以包括任何类型的显示器，包括但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子体显示器、发光二极管(led)显示器等。(多个)显示器控制器1122、(多个)显示器1126和/或(多个)视频处理器1128可以包括芯片模块，该芯片模块包括导电柱，该导电柱串联耦合无源组件器件的互连
层中的至少一个导电迹线和金属化结构的再分布层的至少一个导电迹线，以形成在金属化结构与无源组件器件之间具有芯区域的电感器的高密度3d线圈，如图2至图4、图7a至图7b、图8和图9中的任何一者所图示的，并且根据本文公开的任何方面。
55.本领域技术人员还要了解的是，结合本文公开的各个方面描述的各种说明性逻辑块、模块、电路和算法可以被实施为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令或两者的组合。作为示例，本文描述的主机和从机设备可以被用于任何电路、硬件组件、集成电路(ic)或ic芯片。本文公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清晰地图示这种可互换性，各种说明性组件、框、模块、电路和步骤已经在上面在其功能性方面进行了总体描述。这种功能性被如何实施取决于特定应用、设计选择和/或强加于整个系统的设计约束。本领域技术人员可以针对每个特定应用以不同方式实施所描述的功能性，但是这种实施决策不应被解释为导致脱离本公开的范围。
56.结合本文公开的各个方面描述的各种说明性逻辑块、模块和电路可以用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或者其他可编程逻辑设备、分立门或晶体管逻辑、分立硬件组件或者被设计为执行本文描述的功能的其任何组合来实施或执行。处理器可以是微处理器，但是在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可以被实施为计算设备的组合(例如dsp和微处理器的组合、多个微处理器、结合dsp核心的一个或多个微处理器或者任何其他这种配置)。
57.本文公开的各个方面可以被实施在硬件和被存储在硬件中的指令中，并且可以驻留在例如随机存取存储器(ram)、快闪存储器、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可移除磁盘、cd-rom或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质被耦合至处理器，使得处理器可以从存储介质读取信息并且向存储介质写入信息。在替代方案中，存储介质对于处理器来说可能是必需的。处理器和存储介质可以常驻在asic中。asic可以常驻在远程站中。在替代方案中，处理器和存储介质可以作为分立组件常驻在远程站、基站或服务器中。
58.还要注意的是，在本文的任何示例性方面中描述的操作步骤被描述为提供示例和讨论。所描述的操作可以以除了所图示的序列之外的许多不同序列来执行。此外，在单个操作步骤中描述的操作实际上可以在多个不同的步骤中被执行。附加地，示例性方面中讨论的一个或多个操作步骤可以被组合。要理解的是，流程图中图示的操作步骤可以进行许多不同的修改，这对于本领域技术人员来说将是显而易见的。本领域技术人员还要理解的是，信息和信号可以使用多种不同技术和科技中的任何一种来表示。例如，在以上整个描述中可能引用的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合表示。
59.提供本公开的先前描述被以使本领域的任何技术人员能够制造或使用本公开。对于本领域技术人员来说，本公开的各种修改将是显而易见的，并且本文定义的一般原理可以被应用于其他变型。因此，本公开不旨在被限于本文描述的示例和设计，而是被赋予与本文公开的原理和新颖特征一致的最广泛的范围。

技术特征：
1.一种芯片模块，包括：金属化结构，包括第一导电迹线；无源组件器件，包括：电介质结构，被设置为与衬底相邻；以及第二导电迹线，被设置在所述电介质结构中；以及无源组件，包括被耦合至所述第一导电迹线和所述第二导电迹线的至少一个导电柱。2.根据权利要求1所述的芯片模块，其中所述无源组件还包括三维(3d)电感器。3.根据权利要求2所述的芯片模块，其中所述3d电感器包括在所述金属化结构与所述无源组件器件之间的芯区域。4.根据权利要求2所述的芯片模块，其中所述无源组件器件还包括形成在所述电介质结构中的互连层中的金属-绝缘体-金属(mim)电容器。5.根据权利要求4所述的芯片模块，其中所述3d电感器被耦合至射频(rf)信号滤波器中的所述mim电容器。6.根据权利要求3所述的芯片模块，其中：所述3d电感器包括线圈，所述线圈围绕所述芯区域的轴线延伸；并且所述芯区域的所述轴线平行于所述金属化结构。7.根据权利要求2所述的芯片模块，其中：所述无源组件器件还包括：所述衬底上的多个互连层；以及二维(2d)螺线电感器，所述2d螺线电感器形成在所述3d电感器与所述衬底之间的所述多个互连层中；并且所述第二导电迹线是被提供在所述多个互连层中的第二多个导电迹线中的一个导电迹线。8.根据权利要求6所述的芯片模块，其中：所述第一导电迹线在第一接触件与第二接触件之间延伸；所述第二导电迹线在第三接触件与第四接触件之间延伸；所述至少一个导电柱包括：第一导电柱，所述第一导电柱被耦合至所述第一导电迹线的所述第一接触件；以及第二导电柱，所述第二导电柱将所述第一导电迹线的所述第二接触件和所述第二导电迹线的所述第三接触件耦合；并且所述第一导电柱、所述第一导电迹线、所述第二导电柱和所述第二导电迹线被串联耦合，以形成所述3d电感器的所述线圈的第一匝。9.根据权利要求8所述的芯片模块，其中：所述第一导电迹线是第一多个导电迹线中的一个导电迹线；所述第一多个导电迹线还包括在第五接触件与第六接触件之间延伸的第三导电迹线；所述第二导电迹线是第二多个导电迹线中的一个导电迹线；所述第二多个导电迹线还包括在第七接触件与第八接触件之间延伸的第四导电迹线；所述至少一个导电柱还包括：第三导电柱，所述第三导电柱被耦合在所述第三导电迹线的所述第六接触件与所述第四导电迹线的所述第七接触件之间；以及
第四导电柱，所述第四导电柱被耦合至所述第四导电迹线的所述第八接触件；并且所述第三导电迹线、所述第三导电柱、所述第四导电迹线和所述第四导电柱被串联耦合，以形成所述3d电感器的所述线圈的第二匝。10.根据权利要求1所述的芯片模块，其中所述第一导电迹线与所述第二导电迹线之间的距离至少是50微米(μm)。11.根据权利要求9所述的芯片模块，其中所述第一导电柱与所述第三导电柱之间的中心到中心距离至少是100微米(μm)。12.根据权利要求1所述的芯片模块，其中所述至少一个导电柱中的每个导电柱包括具有至少40微米(μm)的高度的导电柱。13.根据权利要求9所述的芯片模块，其中：所述第一导电迹线和所述第三导电迹线在所述金属化结构的第一再分布层中；所述金属化结构还包括第二再分布层；所述第一导电柱、所述第二导电柱、所述第三导电柱和所述第四导电柱被电耦合至所述第二再分布层中的接触区域；并且所述金属化结构还包括竖直互连通路(过孔)，所述竖直互连通路(过孔)将所述第二再分布层中的所述接触区域电耦合至所述第一接触件、所述第二接触件、所述第五接触件和所述第六接触件。14.根据权利要求13所述的芯片模块，其中：所述第二导电迹线和所述第四导电迹线在所述无源组件器件的所述电介质结构中的第一互连层中；所述第一导电柱、所述第二导电柱、所述第三导电柱和所述第四导电柱被电耦合至所述电介质结构的第二互连层的接触区域；并且所述无源组件器件还包括过孔，所述过孔将所述第二互连层的所述接触区域电耦合至所述第三接触件、所述第四接触件、所述第七接触件和所述第八接触件。15.根据权利要求1所述的芯片模块，其中所述无源组件器件的所述衬底包括玻璃衬底。16.根据权利要求1所述的芯片模块，还包括射频(rf)前端模块。17.根据权利要求1所述的芯片模块，被集成到设备中，所述设备选自由以下项组成的组：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(gps)设备；移动电话；蜂窝电话；智能电话；会话发起协议(sip)电话；平板计算机；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(pda)；监视器；计算机监视器；电视；调谐器；无线电设备；卫星无线电设备；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频盘(dvd)播放器；便携式数字视频播放器；汽车；交通工具组件；航空电子系统；无人机；以及多旋翼飞行器。18.一种多芯片模块(mcm)，包括：无源组件器件，包括：电介质结构，被设置在衬底上；以及第一导电迹线，被设置在所述电介质结构中；
金属化结构，包括第二导电迹线；无源组件，包括被耦合至所述第一导电迹线和所述第二导电迹线的至少一个导电柱；以及集成电路(ic)裸片，被耦合至所述金属化结构和所述无源组件。19.根据权利要求18所述的mcm，其中所述ic裸片包括射频(rf)电路。20.一种方法，包括：形成包括第一导电迹线的金属化结构；形成无源组件器件，所述无源组件器件包括：电介质结构，被设置为与衬底相邻；以及第二导电迹线，被设置在所述电介质结构中；以及形成无源组件，所述无源组件包括被耦合至所述第一导电迹线和所述第二导电迹线的至少一个导电柱。

技术总结
移动电话和其他移动设备通过发射和接收RF信号来无线通信。无线设备中的发射器和接收器处理特定频率范围或频带中的RF信号。其他频率的信号可以通过例如由诸如电感器、电容器和电阻器等无源电气组件组成的集总元件电路或集总元件滤波器来阻挡或滤除。无源组件器件或集成无源设备是在裸片上用无源组件制作的集总元件滤波器的一个示例。在移动设备中，无源组件器件和用于信号处理的一个或多个集成电路或其他芯片通过被安装在(即，被耦合至)芯片模块或多芯片模块中的金属化结构或封装衬底上而互连。手持移动设备的小型化的需求驱动了减小移动设备内的芯片模块的大小的需要。减小移动设备内的芯片模块的大小的需要。减小移动设备内的芯片模块的大小的需要。


技术研发人员：C
受保护的技术使用者：高通股份有限公司
技术研发日：2022.01.31
技术公布日：2023/9/23