电平偏移器与电子装置的制作方法

1.本发明涉及一种电平偏移器与电子装置，且特别涉及一种适用于高速应用的电平偏移器与电子装置。


背景技术：

2.电平偏移器将第一电压值的输入信号in转换为第二电压值的输出信号out。由于集成电路具有不同电压要求，需使用电平偏移器改善电路间的电压相容性问题。因此，电子装置(例如存储器装置、存储器控制器、高速输入/输出(i/o)电路等)，经常采用电平偏移器。随着电子装置的速度/频率提升，电平偏移器产生的输出信号out的精准度也日益重要。


技术实现要素：

3.本发明涉及一种电平偏移器与电子装置。电子装置包含数字电路与电平偏移器，且数字电路自电平偏移器接收输出信号。电平偏移器可响应输入信号的转换，立即截断下拉电流。因此，可改善输出信号的工作周期的精准度。此种具有切换机制的电平偏移器，可适用在高速应用的情况。
4.根据本发明的第一方面，提出一种电平偏移器。电平偏移器将彼此反向的第一输入信号与第二输入信号转换为输出信号。电平偏移器包含交叉耦合电路、保护电路与下拉模块。交叉耦合电路包含第一上拉晶体管与第二上拉晶体管。第一上拉晶体管与第二上拉晶体管电连接于具有第一供应电压的第一供应电压端点。第二上拉晶体管响应第一输入信号，将第一供应电压选择性导通至输出信号。保护电路包含第一保护晶体管与第二保护晶体管。第一保护晶体管与与第二保护晶体管分别电连接于第一上拉晶体管与第二上拉晶体管。下拉模块包含第一下拉电路、第二下拉电路、第一切换电路，以及第二切换电路。第一下拉电路电连接于第一保护晶体管与具有接地电压的接地端点。第一下拉电路接收第一输入信号。第二下拉电路电连接于第二保护晶体管与接地端点。第二下拉电路接收第二输入信号。第二下拉电路响应第二输入信号而将输出信号选择性导通至接地电压。第一切换电路电连接于第一下拉电路。第一下拉电路与第一切换电路轮流导通。第二切换电路电连接于第二下拉电路。第二下拉电路与第二切换电路轮流导通，且第一切换电路与第二切换电路轮流导通。
5.根据本发明的第二方面，提出一种电子装置。电子装置包含电平偏移器与数字电路。数字电路电连接于电平偏移器。数字电路自电平偏移器接收输出信号。
6.为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合说明书附图详细说明如下：
附图说明
7.图1，其是根据本公开构想的电平偏移器的实施例的方框图。
8.图2a、2b，其是图1的电平偏移器的电路设计的例子，以及与其对应的操作的示意
图。
9.图3，其是根据本公开构想的电平偏移器的实施例的示意图。
10.图4a、4b，其是与图3的电平偏移器对应的操作的示意图。
11.图5，其是与图2a、2b的电平偏移器对应的信号的波形图。
12.图6，其是与图4a、4b的电平偏移器对应的信号的波形图。
13.图7a、7b、7c，其是以不同类型的晶体管，实现切换电路的示意图。
14.图8，其是汇整图7a、7b、7c的切换电路的示意图。
15.图9a、9b、9c，其是以不同方式实现下拉模块的示意图。
16.图10，其是利用电源关闭信号，将电平偏移器使能的示意图。
17.【附图标记列表】
18.in：输入信号
19.inb：反向输入信号
20.auxckt1,auxckt2,113,115：附加输入电路
21.cpckt,111：交叉耦合电路
22.111a,111b：上拉电路
23.11：上拉模块
24.protckt,13,73：保护电路
25.1,2,70：电平偏移器
26.pdckt1,pdckt2,151,153,55a,57a,55b,57b,55c,57c：下拉电路
27.15,25,50a,50b,50c：下拉模块
28.out：输出信号
29.ptcp1,ptcp2：上拉晶体管
30.hvdd,lvdd：供应电压
31.v1n,v2n：供应电压端点
32.ntd1a,ntd2a,ntd2a,ntd2b：下拉晶体管
33.ntp1,ntp2：保护晶体管
34.gnd：接地电压
35.c1n,c2n,c3n,c4n：传导端点
36.251a,253a,swckt1,swckt2,31a,31b,32a,32b,33a,33b51a,53a,51b,53b,51c,53c：切换电路
37.pts1a,pts1b,pts2a,pts2b,nts1a,nts2a,nts1b,nts2b,ts1a,ts1b,ts2a,ts2b：切换晶体管
38.d1n,d2n：下拉端点
39.gn：接地端点
40.31a：左上方的导通路径
41.31b：右上方的导通路径
42.33a：左下方的导通路径
43.33b：右下方的导通路径
44.id：下拉电流
45.tcyl：周期
46.v1,v2：电压值
47.i1,i2：电流值
48.t1,t2,t3,t4：时点
49.77a,77b,enckt1,enckt2：使能电路
50.nten,pten：使能晶体管
51.pd：电源关闭信号
52.pdb：反向电源关闭信号
53.76：控制电路
54.78：数字电路
55.buf1,buf2：缓冲器
具体实施方式
56.根据前述说明可以得知，电子装置的运行，受到电平偏移器的输出信号out的精准度影响。根据本公开构想的电平偏移器的实施例，可提供具有精准工作周期的输出信号out至数字电路。
57.为便于说明，本文定义供应电压hvdd、lvdd与接地电压gnd。另，本文将与供应电压hvdd对应的端点定义为供应电压端点v1n；与供应电压lvdd对应的端点定义为供应电压端点v2n；与接地电压gnd对应的端点定义为接地端点g1n。供应电压hvdd高于供应电压lvdd(例如，hvdd＝0.945v～1.65v，且lvdd＝0.72v～0.88v)，且供应电压lvdd高于接地电压gnd。此外，电平偏移器所采用的晶体管可为高电压晶体管、低电压晶体管或其组合。
58.电平偏移器接收输入信号in与反向输入信号inb。输入信号in与反向输入信号inb彼此反向，两者均在接地电压gnd和供应电压lvdd之间变动。输出信号out在接地电压gnd与供应电压hvdd之间变动。在附图中，以粗实线代表高电压晶体管，并以细实线代表低电压晶体管。
59.请参见图1，其是根据本公开构想的电平偏移器的实施例的方框图。电平偏移器1包含上拉模块11、保护电路(protckt)13与下拉模块15。保护电路(protckt)13电连接于上拉模块11与下拉模块15。
60.上拉模块11包含交叉耦合电路(cpckt)111与附加输入电路(auxckt1)113、auxckt2)115。附加输入电路(auxckt1)113、(auxckt2)115为选用。
61.交叉耦合电路(cpckt)111包含上拉电路111a、111b。上拉电路111a电连接于附加输入电路(auxckt1)113与保护电路(protckt)13。上拉电路111b电连接于附加输入电路(auxckt2)115与保护电路(protckt)13。附加输入电路(auxckt1)113接收反向输入信号inb，附加输入电路(auxckt2)115接收输入信号in。
62.下拉模块15包含下拉电路(pdckt1)151、(pdckt2)153。下拉电路(pdckt1)151接收输入信号in；下拉电路(pdckt2)153接收反向输入信号inb。
63.请参见图2a、2b，其是图1的电平偏移器的电路设计的例子，以及与其对应的操作的示意图。请同时参见图1、2a、2b。接着按照由上而下的顺序说明电平偏移器1内的元件。
64.首先说明在交叉耦合电路(cpckt)111的元件。上拉电路111a为上拉晶体管ptcp1；
上拉电路111b为上拉晶体管ptcp2。上拉晶体管ptcp1、ptcp2均为pmos晶体管。上拉晶体管ptcp1、ptcp2的源极电连接于供应电压端点v1n。上拉晶体管ptcp1的漏极与上拉晶体管ptcp2的栅极电连接于传导端点c1n。上拉晶体管ptcp2的漏极与上拉晶体管ptcp1的栅极电连接于传导端点c2n。此处将传导端点c2n的信号定义为，电平偏移器1的输出信号out。
65.附加输入电路(auxckt1)113可为，附加输入晶体管nta1；附加输入电路(auxckt2)115可为，附加输入晶体管nta2。附加输入晶体管nta1、nta2为nmos晶体管。附加输入晶体管nta1、nta2的漏极电连接于供应电压端点v1n。附加输入晶体管nta1的栅极接收反向输入信号inb，且附加输入晶体管nta2的栅极接收输入信号in。附加输入晶体管nta1的源极电连接于传导端点c1n；附加输入晶体管nta2的源极电连接于传导端点c2n。
66.保护电路(protckt)13包含保护晶体管ntp1、ntp2。保护晶体管为nmos晶体管。保护晶体管ntp1、ntp2的栅极电连接于供应电压端点v1n。保护晶体管ntp1的漏极电连接于传导端点c1n，且保护晶体管ntp2的漏极电连接于传导端点c2n。
67.下拉电路(pdckt1)151包含下拉晶体管ntd1a、ntd1b；下拉电路(pdckt2)153包含下拉晶体管ntd2a、ntd2b。下拉晶体管ntd1a、ntd1b、ntd2a、ntd2b为nmos晶体管。下拉晶体管ntd1a、ntd2a的栅极电连接于供应电压端点v2n。下拉晶体管ntd1b、ntd2b的源极电连接于接地端点gn。
68.下拉晶体管ntd1a的漏极电连接于保护晶体管ntp1的源极。下拉晶体管ntd1a的源极电连接于下拉晶体管ntd1b的漏极。下拉晶体管ntd1b的栅极接收输入信号in。
69.下拉晶体管ntd2a的漏极电连接于保护晶体管ntp2的源极。下拉晶体管ntd2a的源极电连接于下拉晶体管ntd2b的漏极。下拉晶体管ntd2b的栅极接收反向输入信号inb。
70.图2a假设输入信号in为接地电压gnd；反向输入信号inb为供应电压lvdd。即，in＝gnd，且inb＝lvdd。图2b假设输入信号in为供应电压lvdd；反向输入信号inb为接地电压gnd。即，in＝lvdd，且inb＝gnd。电平偏移器1的晶体管，响应输入信号in与反向输入信号inb的改变，动态地改变其切换状态(on/off)。为便于说明，表1汇整电平偏移器1的晶体管的切换状态，且图2a、2b以叉号标示在电平偏移器1中断开的晶体管。
71.表1
[0072][0073][0074]
在图2a中，下拉晶体管ntd1b因栅极接收的输入信号in为接地电压gnd而断开；下拉晶体管ntd2b因为栅极所接收的反向输入信号inb为供应电压lvdd而导通。连带的，尽管下拉晶体管ntd1a与保护晶体管ntp1的栅极分别接收供应电压lvdd、hvdd，但下拉晶体管ntd1a、保护晶体管ntp1仍随着下拉晶体管ntd1b断开而断开。在此同时，下拉晶体管ntd2a、ntd2b与保护晶体管ntp1导通。
[0075]
因为保护晶体管ntp1断开，传导端点c1n的信号由上拉晶体管ptcp1与附加输入晶体管nta1决定。
[0076]
另一方面，由于保护晶体管ntp2与下拉晶体管ntd2a、ntd2b均导通，传导端点c2n经由保护晶体管ntp2与下拉晶体管ntd2a、ntd2b导通至接地电压gnd。因此，输出信号out(即，传导端点c2n的信号)等于接地电压gnd。
[0077]
在交叉耦合电路(cpckt)111中，上拉晶体管ptcp1因栅极接收接地电压gnd(c2n＝gnd)而导通。在附加输入电路(auxckt1)113中，附加输入晶体管nta1因栅极接收供应电压lvdd(inb＝lvdd)而导通。由于上拉晶体管ptcp1与附加输入晶体管nta1均导通，在供应电压端点v1n与传导端点c1n之间形成两个并列的导通路径。此时，传导端点c1n等于供应电压hvdd。
[0078]
在交叉耦合电路(cpckt)111中，上拉晶体管ptcp2因栅极接收供应电压hvdd(c1n＝hvdd)而断开。在附加输入电路(auxckt2)115中，附加输入晶体管nta2因栅极接收接地电
压gnd(in＝gnd)而断开。由于上拉晶体管ptcp2与附加输入晶体管nta2均断开，故不影响传导端点c2n的电压电平。
[0079]
在图2a中，通过附加输入晶体管nta1和上拉晶体管ptcp1的同时导通，将供应电压hvdd传导至传导端点c1n。另，附加输入晶体管nta2与上拉晶体管ptcp2同时断开。因此，附加输入晶体管和与其相邻的上拉晶体管采同步方式切换。
[0080]
附加输入晶体管nta1的导通可加速传导端点c1n的上升速度。即便不提供附加输入晶体管nta1，传导端点c1n仍可通过上拉晶体管ptcp1上升至供应电压hvdd。因此，附加输入晶体管nta1为选用。
[0081]
图2b中的元件运行方式与信号，与图2a对称。因此，此处不再详细说明图2b的细节。简言之，传导端点c1n因保护晶体管ntp1与下拉晶体管ntd1a、ntd1b导通而为接地电压gnd。传导端点c2n因上拉晶体管ptcp2与附加输入晶体管nta2导通而为供应电压hvdd。
[0082]
图2a、2b假设上拉晶体管ptcp1、ptcp2、附加输入晶体管nta1、nta2与保护晶体管ntp1、ntp2为高电压晶体管，且下拉晶体管ntd1a、ntd1b、ntd2a、ntd2b为低电压晶体管。由于保护晶体管ntp1、ntp2为高电压晶体管，可保护在下拉电路(pdckt1)151、(pdckt2)153的低电压晶体管。
[0083]
请参见图3，其是根据本公开构想的电平偏移器的实施例的示意图。请以图3的电平偏移器2和图2a、2b相较。图2a、2b的上拉模块11与保护电路13和图3的电路设计类似。但，图2a、2b的下拉模块15和图3的下拉模块25的电路设计不同。
[0084]
与图2a、2b相较，图3的下拉模块25除包含下拉晶体管ntd1a、ntd1b、ntd2a、ntd2b外，还包含切换电路(swckt1)251a、(swckt2)253a。其中，切换电路(swckt1)251a包含切换晶体管pts1a、pts1b；切换电路(swckt2)253a包含切换晶体管pts2a、pts2b。切换晶体管pts1a、pts1b、pts2a、pts2b为pmos晶体管。
[0085]
在切换电路(swckt1)251a中，切换晶体管pts1a、pts1b的源极电连接于供应电压端点v2n。切换晶体管pts1a、pts1b的栅极接收输入信号in。切换晶体管pts1a、pts1b的漏极分别电连接于传导端点c3n与下拉端点d1n。
[0086]
当切换晶体管pts1a导通时，将供应电压lvdd传导至传导端点c3n。同样的，当切换晶体管pts1b导通时，将供应电压lvdd导通至下拉端点d1n。另一方面，当切换晶体管pts1a断开时，传导端点c3n与应电压lvdd断开；当切换晶体管pts1b断开时，下拉端点d1n与供应电压lvdd断开。
[0087]
请留意，切换晶体管pts1a、pts1b的栅极与下拉晶体管ntd1b的栅极均接收输入信号in。但，切换晶体管pts1a、pts1b为pmos晶体管，下拉晶体管ntd1b为nmos晶体管。这代表切换晶体管pts1a、pts1b的切换状态，与下拉晶体管ntd1b的切换状态相反。即，当切换晶体管pts1a、pts1b导通时，下拉晶体管ntd1b断开，反之亦然。
[0088]
在切换电路(swckt2)253a中，切换晶体管pts2a、pts2b的源极电连接于供应电压端点v2n。切换晶体管pts2a、pts2b的栅极接收反向输入信号inb。切换晶体管pts2a、pts2b的漏极分别电连接于传导端点c4n与下拉端点d2n。
[0089]
当切换晶体管pts2a导通时，将供应电压lvdd导通至传导端点c4n。同样的，当切换晶体管pts2b导通时，将供应电压lvdd导通至下拉端点d2n。另一方面，当切换晶体管pts2a断开时，传导端点c4n与供应电压lvdd断开；当切换晶体管pts2b断开时，下拉端点d2n与供
应电压lvdd断开。
[0090]
请留意，切换晶体管pts2a、pts2b的栅极，以及下拉晶体管ntd2b的栅极，均接收反向输入信号inb。但，切换晶体管pts2a、pts2b为pmos晶体管，下拉晶体管ntd2b为nmos晶体管。这代表切换晶体管pts2a、pts2b和下拉晶体管ntd2b的切换状态相反。即，当切换晶体管pts2a、pts2b导通时，下拉晶体管ntd2b断开，反之亦然。
[0091]
请参见图4a、4b，其是与图3的电平偏移器对应的操作的示意图。电平偏移器1、2的电路设计相当类似，两者的差异为，电平偏移器2还包含切换电路swckt1、swckt2。因此，电平偏移器1、2的运行方式相似。
[0092]
在电平偏移器2的晶体管，针对对输入信号in与反向输入信号inb的变化而改变导通状态。随着晶体管对输入信号in与反向输入信号inb的变化方式不同，电平偏移器2的晶体管可被区分为不同的导通路径。图4a、4b以方块表示晶体管。根据晶体管的位置，此处定义左上方的导通路径31a、右上方的导通路径31b、左下方的导通路径33a与右下方的导通路径33b。另，以灰色网底的方块标示断开的晶体管。
[0093]
在图4a中，输入信号in为接地电压gnd，反向输入信号inb为供应电压lvdd。即，in＝gnd，且inb＝lvdd。在图4b中，输入信号in为供应电压lvdd，且反向输入信号inb为接地电压gnd。即，in＝lvdd，且inb＝gnd。请同时参见图3、4a、4b。
[0094]
左上方的导通路径31a包含附加输入晶体管nta1与上拉晶体管ptcp1。右上方的导通路径31b包含附加输入晶体管nta2与上拉晶体管ptcp2。左下方的导通路径33a包含保护晶体管ntp1与下拉晶体管ntd1a、ntd1b。右下方的导通路径33b包含保护晶体管ntp2与下拉晶体管ntd2a、ntd2b。
[0095]
请同时参见图3、4a。当输入信号in为接地电压gnd，且反向输入信号inb为供应电压lvdd(in＝gnd，且inb＝lvdd)时，位于左上方的导通路径31a的晶体管(ptcp1、nta1)导通；位于右上方的导通路径31b的晶体管(ptcp2、nta2)断开；位于左下方的导通路径33的晶体管(ntp1、ntd1a、ntd1b)断开；且位于右下方的导通路径33b的晶体管(ntp2、ntd2a、ntd2b)导通。此时，切换晶体管pts1a、pts1b因栅极接收接地电压gnd(in＝gnd)而导通；切换晶体管pts2a、pts2b因栅极接收供应电压lvdd(inb＝lvdd)而断开。
[0096]
因此，在图4a中，切换晶体管pts1a将供应电压lvdd导通至传导端点c3n，且切换晶体管pts1b将供应电压lvdd导通至下拉端点d1n。另一方面，切换晶体管pts2a、pts2b不影响传导端点c4n和下拉端点d2n的电压电平。
[0097]
由于传导端点c3n与下拉端点d1n均导通至供应电压lvdd，位在左下方的导通路径33a的晶体管(ntp1、ntd1a、ntd1b)被关闭得更完全而可避免漏电流产生。换言之，切换晶体管pts1a、pts1b相当于用于截断沿着导通路径33a的漏电流。
[0098]
请同时参见图3、4b。当输入信号in为供应电压lvdd，且反向输入信号inb为接地电压gnd(in＝lvdd，且inb＝gnd)时，左上方的导通路径31a的晶体管(ptcp1、nta1)断开；位于右上方的导通路径31b的晶体管(ptcp2、nta2)导通；位于左下方的导通路径的晶体管(ntp1、ntd1a、ntd1b)导通；且位于右下方的导通路径33b晶体管(ntp2、ntd2a、ntd2b)断开。此时，切换晶体管pts1a、pts1b因栅极接收供应电压lvdd(in＝lvdd)而断开；切换晶体管pts2a、pts2b因栅极接收接地电压gnd(inb＝gnd)而导通。
[0099]
因此，在图4b中，切换晶体管pts1a、pts1b不影响传导端点c3n和下拉端点d1n的电
压电平。另一方面，切换晶体管pts2a将供应电压lvdd导通至传导端点c4n；切换晶体管pts2b将供应电压lvdd导通至下拉端点d2n。
[0100]
由于传导端点c4n与下拉端点d2n均导通至供应电压lvdd，在右下方的导通路径33b中的保护晶体管ntp2与下拉晶体管ntd2a、ntd2b被关闭得更完全，可避免漏电流产生。换言之，本公开通过切换晶体管pts2a、pts2b的导通，使传导端点c4n与下拉端点d2n可以在输入信号in由接地电压gnd切换至供应电压lvdd的瞬间，迅速地切换至供应电压lvdd，进而截断流经右下方的导通路径33b的漏电流。
[0101]
请参见图5，其是与图2a、2b的电平偏移器对应的信号的波形图。第一个波形为输入信号in；第二个波形为流经保护晶体管ntp2与下拉晶体管ntd2a、ntd2b的下拉电流id；第三个波形为输出信号out。
[0102]
请参见图6，其是与图4a、4b的电平偏移器对应的信号的波形图。第一个波形为输入信号in、第二个波形为流经右下方的导通路径33b的下拉电流id，且第三个波形为输出信号out。
[0103]
请同时参见图5、6。图5、6的输入信号in的波形完全相同。时点ta、tc、td代表输入信号in开始自接地电压gnd转换至供应电压lvdd的时点。输入信号in的周期为tcyl。自时点ta至时点tc的期间，相当于输入信号in的一个周期(tcyl＝tc-ta)；自时点tc至时点td的期间，相当于输入信号in的另一个周期(tcyl＝td-tc)。
[0104]
在图5、6中，以时点tb代表一个在上升时点ta后的时点。在图5中，将与时点tb对应的下拉电流id与输出信号out分别定义为电流值i1与电压值v1。在图6中，将与时点tb对应的下拉电流id与输出信号out分别定义为电流值i2与电压值v2。
[0105]
电流值i2较电流值i1低许多。这代表当输入信号in自接地电压gnd转换为供应电压lvdd时，与图3、4a、4b的电平偏移器2对应的下拉电流id＝i2的下降速度，较与图1、2a、2b的电平偏移器1对应的下拉电流id＝i1的下降速度快。切换电路swckt2的采用，使与电平偏移器2对应的下拉电流id＝i2的下降速度，较与电平偏移器1对应的下拉电流id＝i1的下降速度更快。简言之，采用切换电路swckt2时，因为传导端点c4n与下拉端点d2n导通至供应电压lvdd的缘故，使沿着右下方的导通路径流动的漏电流大幅减少。
[0106]
输出信号out的变化与下拉电流id相关。下拉电流id越大时，输出信号out越低。由于图5的下拉电流的电流值(id＝i1)，大于图6的下拉电流的电流值(id＝i2)的关系，图5的电压值v1远比图6的电压值v2低。连带的，图6的输出信号out的上升速度，较图5的输出信号out的上升速度快速。换言之，针对输入信号in的变化，图6的输出信号out的反应较图5的输出信号out的反应快。据此，图6的输出信号out的工作周期，较图5的输出信号out的工作周期更接近50％。根据模拟结果可以看出，使用切换电路swckt1、swckt2时，可改善输出信号out的工作周期达8％。
[0107]
前述实施例说明采用切换电路swckt1、swckt2时，输出信号out的工作周期的精准度较佳。实际应用时，切换晶体管并不限于图3所示的pmos晶体管，而可采用其他类型的晶体管。
[0108]
请参见图7a、7b、7c，其是以不同类型的晶体管，实现切换电路的示意图。请留意，尽管图7a、7b、7c的电平偏移器并未绘示附加输入电路(auxckt1)、(auxckt2)，但图7a、7b、7c的电平偏移器亦可包含附加输入电路(auxckt1)、(auxckt2)。
[0109]
图7a假设位于切换电路(swckt1)31a的切换晶体管nts1a与位于切换电路(swckt1)31b的nts2a为nmos晶体管；位于切换电路(swckt1)31a的切换晶体管pts1b与位于切换电路(swckt1)31b的切换晶体管pts2b为pmos晶体管。此时，切换晶体管nts1a、pts2b由反向输入信号inb控制；切换晶体管nts2a、pts1b由输入信号in控制。
[0110]
图7b假设位于切换电路(swckt1)32a的切换晶体管ns1b、位于切换电路(swckt1)32b的切换晶体管ns2b为nmos晶体管；位于切换电路(swckt1)32a的切换晶体管ps1a与位于切换电路(swckt2)32b的切换晶体管pts2a为pmos晶体管。切换晶体管nts1b、pts2a由反向输入信号inb控制；切换晶体管nts2b、pts1a由输入信号in控制。
[0111]
图7c假设位于切换电路(swckt1)33a切换晶体管nts1a、nts1b与位于切换电路(swckt2)33b的切换晶体管nts2a、nts2b均为nmos晶体管。切换晶体管nts1a、nts1b由反向输入信号inb控制；切换晶体管nts2a、nts2b由输入信号in控制。
[0112]
由于在图7a、7b、7c的切换电路(swckt1)、(swckt2)的切换晶体管的切换状态，与图3、4a、4b类似，此处不再详细说明图7a、7b、7c的运行的细节。表2汇整图7a、7b、7c所绘示的不同类型的晶体管与其接收的信号。
[0113]
表2
[0114][0115]
请参见图8，其是汇整图7a、7b、7c的切换电路的示意图。在实际应用中，切换晶体管的类型并不限于前述举例。因此，切换晶体管ts1a、ts1b、ts2a、ts2b可采用pmos晶体管、nmos晶体管或其组合。
[0116]
若在切换电路swckt1的切换晶体管(ts1a、ts1b)为pmos晶体管，将其栅极连接至输入信号in；或者，若在切换电路swckt1的切换晶体管(ts1a、ts1b)为nmos晶体管，则将其栅极连接至反向输入信号inb。若在切换电路swckt2的切换晶体管(ts2a、ts2b)为pmos晶体管，将其栅极连接至反向输入信号inb；或者，若在切换电路swckt1的切换晶体管(ts1a、ts1b)为nmos晶体管，则将其栅极连接至输入信号in。
[0117]
如图7a、7b、7c所述，无须限定切换电路swckt1、swckt2所采用的晶体管的类型(pmos晶体管或nmos晶体管)。此外，切换电路swckt1、swckt2所包含的晶体管的数量，以及晶体管的位置无须加以限定。
[0118]
请参见图9a、9b、9c，其是以不同方式实现下拉模块的示意图。这些实施例说明，下拉电路(pdckt1、pdckt2)与切换电路(swckt1、swckt2)所包含的晶体管的数量不须加以限
定。
[0119]
图9a假设下拉电路(pdckt1)55a包含下拉晶体管ntd1a、ntd1b；下拉电路(pdckt2)57a包含下拉晶体管ntd2a、ntd2b；切换电路(swckt1)51a仅包含切换晶体管ts1b；且切换电路(swckt2)53a仅包含切换晶体管ts2b。其中，切换晶体管ts1b、ts2b可为高电压晶体管、低电压晶体管或其组合。
[0120]
当in＝gnd且inb＝lvdd时，切换晶体管ts1b和下拉晶体管ntd2a、ntd2b导通，且切换晶体管ts2b和下拉晶体管ntd1a、ntd1b断开。当in＝vdd且inb＝gnd时，切换晶体管ts1b与下拉晶体管ntd2a、ntd2b断开，且切换晶体管ts2b和下拉晶体管ntd1a、ntd1b导通。此处不再详述下拉模块50a的运行方式。
[0121]
图9b假设下拉电路(pdckt1)55b包含下拉晶体管ntd1a、ntd1b；下拉电路(pdckt2)57b包含下拉晶体管ntd2a、ntd2b；切换电路(swckt1)51b仅包含切换晶体管ts1a；且切换电路(swckt2)53b仅包含切换晶体管ts2a。其中，切换晶体管ts1a、ts2a可采用高电压晶体管、低电压晶体管或其组合。
[0122]
当in＝gnd，且inb＝lvdd时，切换晶体管ts1a和下拉晶体管ntd2a、ntd2b导通，且切换晶体管ts2a、下拉晶体管ntd1a、ntd1b断开。当in＝vdd，且inb＝gnd时，切换晶体管ts1a与下拉晶体管ntd2a、ntd2b断开，且切换晶体管ts2a和下拉晶体管ntd1a、ntd1b导通。此处不再详述下拉模块50b的运行方式。
[0123]
图9c假设下拉电路(pdckt1)55c仅包含下拉晶体管ntd1；下拉电路(pdckt2)57c仅包含下拉晶体管ntd2；切换电路(swckt1)51c仅包含切换晶体管ts1；且切换电路(swckt2)53c仅包含切换晶体管ts2。其中，切换晶体管ts1、ts2可为高电压晶体管、低电压晶体管或其组合。
[0124]
当in＝gnd，且inb＝lvdd时，切换晶体管ts1与下拉晶体管ntd2导通；切换晶体管ts2和下拉晶体管ntd1断开。当in＝vdd，且inb＝gnd时，切换晶体管ts1与下拉晶体管ntd2断开；切换晶体管ts2和下拉晶体管ntd1导通。此处不再详述下拉模块50c的运行方式。
[0125]
图9a、9b、9c的切换晶体管ts1a、ts1b、ts2a、ts2b、ts1、ts2可为pmos晶体管、nmos晶体管或其组合。只要切换电路swckt1内的切换晶体管ts1b、ts1a、ts1满足以下条件，则切换晶体管ts1b、ts1a、ts1的晶体管的种类可任意选择。即，下拉晶体管ntd1a、ntd1b、ntd1导通时，切换晶体管ts1b、ts1a、ts1断开，反之亦然。同样的，只要切换电路swckt2内的切换晶体管ts2b、ts2a、ts2符合，在下拉晶体管ntd2a、ntd2b、ntd2导通时断开，并在下拉晶体管ntd2a、ntd2b、ntd2断开时导通的条件，亦可采用不同类型的晶体管作为切换晶体管ts2b、ts2a、ts2。
[0126]
请参见图10，其是利用电源关闭信号，将电平偏移器使能的示意图。电子装置7包含控制电路76、数字电路78与电平偏移器70。数字电路78可为，芯片内建前置驱动器(on-chip pre-driver)或驱动器(driver)等。控制电路76传送并利用电源关闭信号pd与反向电源关闭信号pdb而使能/禁能电平偏移器70。
[0127]
除了将保护晶体管ntp1、ntp2的栅极修改为，自控制电路76接收电源关闭信号pd外，图10的电平偏移器70内的上拉模块211、保护电路73与下拉模块25的电路设计均与图3类似。此处虽假设由控制电路76提供电源关闭信号pd，但在实际应用中，电源关闭信号pd的来源无须加以限定。电平偏移器70亦包含使能电路(enckt1)77a、(enckt2)77b与缓冲器
buf1、buf2。缓冲器buf1、buf2以序列方式相连。缓冲器buf1的输入端点电连接于传导端点c2n，且缓冲器buf2的输出端点电连接于数字电路78。
[0128]
使能电路(enckt1)77a为使能晶体管nten；使能电路(enckt2)77b为使能晶体管pten。使能晶体管nten为nmos晶体管；使能晶体管pten为pmos晶体管。使能晶体管nten的漏极和源极分别电连接于传导端点c1n与接地端点gn。使能晶体管pten的源极和漏极分别电连接于供应电压端点v1n与传导端点c2n。使能晶体管nten、pten的栅极分别接收反向电源关闭信号pdb与电源关闭信号pd。表3汇整使能晶体管pten、nten、输出信号out响应电源关闭信号pd与反向电源关闭信号pdb的变化。
[0129]
表3
[0130][0131][0132]
当控制电路76选取电平偏移器70时，控制电路76将电源关闭信号pd设为供应电压hvdd(pd＝hvdd)，并将反向电源关闭信号pdb设为接地电压gnd(pdb＝gnd)。接着，使能晶体管pten、nten均断开。此时，保护晶体管ntp1、ntp2的漏极经由电源关闭信号pd接收供应电压hvdd(pd＝hvdd)。据此，电平偏移器70的操作方式与前述实施例的操作方式相同。
[0133]
当控制电路76未选取电平偏移器70时，控制电路78将电源关闭信号pd设为接地电压gnd(pd＝gnd)，并将反向电源关闭信号pdb设为供应电压hvdd(pdb＝hvdd)。此时，使能晶体管nten因为pdb＝hvdd而导通，且传导端点c1n维持在接地电压gnd。使能晶体管pten因为pd＝gnd而导通，且传导端点c2n维持在供应电压hvdd。因此，电平偏移器70并不影响数字电路78的运行。再者，因为电源关闭信号pd为接地电压gnd(pd＝gnd)的缘故，使保护晶体管ntp1、ntp2断开。断开的保护晶体管ntp1、ntp2可防止橇棍电流(crowbar current)现象发生。
[0134]
本案实施例可利用切换电路swckt1、swckt2将漏电流路径截断，进而缩短输出信号out的上升延迟。据此，本公开的电平偏移器可改善输出信号out的工作周期的精准度，并更适合用在具有更严格的时间规定的高速应用中。切换电路swckt1、swckt2的采用，让电平偏移器得以应用在高频率的情况。再者，本公开可以相当弹性的方式实现切换电路swckt1、swckt2。
[0135]
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作各种的变动与润饰。因此，本发明的保护范围当视权利要求所界定者为准。

技术特征：
1.一种电平偏移器，其将彼此反向的一第一输入信号与一第二输入信号转换为一输出信号，包含：一交叉耦合电路，包含：一第一上拉晶体管，电连接于具有一第一供应电压的一第一供应电压端点；以及一第二上拉晶体管，电连接于该第一供应电压端点，其中该第二上拉晶体管响应该第一输入信号而选择性将该第一供应电压导通至该输出信号；一保护电路，包含：一第一保护晶体管，电连接于该第一上拉晶体管；以及一第二保护晶体管，电连接于该第二上拉晶体管；以及一下拉模块，包含：一第一下拉电路，电连接于该第一保护晶体管与具有一接地电压的一接地端点，其接收该第一输入信号；一第二下拉电路，电连接于该第二保护晶体管与该接地端点，其接收该第二输入信号，其中该第二下拉电路响应该第二输入信号而选择性将该输出信号导通至接地电压；一第一切换电路，电连接于该第一下拉电路，其中该第一下拉电路与该第一切换电路轮流导通；以及一第二切换电路，电连接于该第二下拉电路，其中该第二下拉电路与该第二切换电路轮流导通，且该第一切换电路与该第二切换电路轮流导通。2.如权利要求1所述电平偏移器，其中当该第一输入信号为该接地电压且该第二输入信号为一第二供应电压时，该第一上拉晶体管、该第一切换电路、该第二保护晶体管与该第二下拉电路断开，且该第二上拉晶体管、该第二切换电路、该第一保护晶体管与该第一下拉电路断开，其中该第二供应电压低于该第一供应电压，且该第二供应电压高于该接地电压。3.如权利要求1所述电平偏移器，其中当该第一输入信号为一第二供应电压且该第二输入信号为该接地电压时，该第一上拉晶体管、该第一切换电路、该第二保护晶体管与该第二下拉电路断开，且该第二上拉晶体管、该第二切换电路、该第一保护晶体管与该第一下拉电路导通，其中该第二供应电压低于该第一供应电压，且该第二供应电压高于该接地电压。4.如权利要求1所述电平偏移器，其中，该第一下拉电路包含一第一第一下拉晶体管，且该第二下拉电路包含一第一第二下拉晶体管。5.如权利要求4所述电平偏移器，其中该第一切换电路包含一第一第一切换晶体管，且该第二切换电路包含一第一第二切换晶体管。6.如权利要求5所述电平偏移器，其中，该第一第一切换晶体管电连接于该第一第一下拉晶体管，且该第一第二切换晶体管电连接于该第一第二下拉晶体管。7.如权利要求5所述电平偏移器，其中该第一第一切换晶体管与该第一第二切换晶体管电连接于具有一第二供应电压的一第二供应电压端点，其中该第二供应电压低于该第一
供应电压，且该第二供应电压高于该接地电压。8.如权利要求5所述电平偏移器，其中该第一第一切换晶体管接收该第一输入信号与该第二输入信号的其中一者，且该第一第二切换晶体管接收该第一输入信号与该第二输入信号其中的另一者。9.如权利要求5所述电平偏移器，其中该第一下拉电路还包含一第二第一下拉晶体管，且该第二下拉电路还包含一第二第二下拉晶体管。10.如权利要求9所述电平偏移器，其中该第一第一切换晶体管电连接于该第二第一下拉晶体管，且该第一第二切换晶体管电连接于该第二第二下拉晶体管。11.如权利要求9所述电平偏移器，其中该第一切换电路还包含一第二第一切换晶体管，且该第二切换电路还包含一第二第二切换晶体管，其中该第一第一切换晶体管电连接于该第一第一下拉晶体管与该第二第一下拉晶体管，该第二第一切换晶体管电连接于该第一保护晶体管与该第二第一下拉晶体管，该第一第二切换晶体管电连接于该第一第二下拉晶体管与该第二第二下拉晶体管，且该第二第二切换晶体管电连接于该第二保护晶体管与该第二第二下拉晶体管。12.如权利要求11所述电平偏移器，其中该第二第一切换晶体管与该第二第二切换晶体管电连接于具有一第二供应电压的一第二供应电压端点，其中该第二供应电压低于该第一供应电压，且该第二供应电压高于该接地电压。13.如权利要求9所述电平偏移器，其中该第一第一下拉晶体管、该第一第二下拉晶体管、该第二第一下拉晶体管与该第二第二下拉晶体管为nmos晶体管。14.如权利要求9所述电平偏移器，其中该第一第一下拉晶体管、该第一第二下拉晶体管、该第二第一下拉晶体管与该第二第二下拉晶体管为低电压晶体管。15.如权利要求1所述电平偏移器，其中还包含：一第一附加输入晶体管，电连接于该第一供应电压端点，其接收该第二输入信号；以及一第二附加输入晶体管，电连接于该第一供应电压端点，其接收该第一输入信号，其中该第一附加输入晶体管与该第二附加输入晶体管轮流导通。16.如权利要求15所述电平偏移器，其中该第一上拉晶体管与该第二上拉晶体管为pmos晶体管，且该第一保护晶体管、该第二保护晶体管、该第一附加输入晶体管、该第二附加输入晶体管为nmos晶体管。17.如权利要求15所述电平偏移器，其中该第一上拉晶体管、该第二上拉晶体管、该第一保护晶体管、该第二保护晶体管、该第一附加输入晶体管与该第二附加输入晶体管为高电压晶体管。18.如权利要求1所述电平偏移器，其中还包含：至少一使能电路，电连接于该交叉耦合电路、该保护电路与该下拉模块，其响应一电源关闭信号而选择性导通，其中当该至少一使能电路导通时，该电平偏移器被禁能。19.一种电子装置，包含：一电平偏移器，其将彼此反向的一第一输入信号与一第二输出信号转换为一输出信
号，包含：一交叉耦合电路，包含：一第一上拉晶体管，电连接于具有一第一供应电压的一第一供应电压端点；以及一第二上拉晶体管，电连接于该第一供应电压端点，其响应该第一输入信号而将该第一供应电压选择性导通至该输出信号；一保护电路，包含：一第一保护晶体管，电连接于该第一上拉晶体管；以及一第二保护晶体管，电连接于该第二上拉晶体管；以及一下拉模块，包含：一第一下拉电路，电连接于该第一保护晶体管与具有一接地电压的一接地端点，其接收该第一输入信号；一第二下拉电路，电连接于该第二保护晶体管与该接地端点，其接收该第二输入信号，其中该第二下拉电路响应该第二输入信号而将该输出信号选择性导通至该接地电压；一第一切换电路，电连接于该第一下拉电路，其中该第一下拉电路与该第一切换电路轮流导通；以及一第二切换电路，电连接于该第二下拉电路，其中该第二下拉电路与该第二切换电路轮流导通，且该第一切换电路与该第二切换电路轮流导通；以及一数字电路，电连接于该电平偏移器，其自该电平偏移器接收该输出信号。20.如权利要求19所述的电子装置，其中当该第一输入信号为该接地电压且该第二输入信号为一第二供应电压时，该第一上拉晶体管、该第一切换电路、该第二保护晶体管与该第二下拉电路导通，且该第二上拉晶体管、该第二切换电路、该第一保护晶体管与该第一下拉电路断开；以及当该第一输入信号为该第二供应电压且该第二输入信号为该接地电压时，该第一上拉晶体管、该第一切换电路、该第二保护晶体管与该第二下拉电路断开，且该第二上拉晶体管、该第二切换电路、该第一保护晶体管与该第一下拉电路导通，其中该第二供应电压低于该第一供应电压，且该第二供应电压高于该接地电压。

技术总结
本发明为电平偏移器与电子装置。电子装置包含数字电路与电平偏移器。电平偏移器将第一输入信号和第二输入信号转换为输出信号。电平偏移器包含交叉耦合电路、保护电路与下拉模块。交叉耦合电路包含第一上拉晶体管与第二上拉晶体管。保护电路包含第一保护晶体管与第二保护晶体管。下拉模块包含第一下拉电路、第二下拉电路、第一切换电路与第二切换电路。第一上拉晶体管、第二上拉晶体管、第一保护晶体管、第二保护晶体管、第一下拉电路与第二下拉电路响应第一输入信号和第二输入信号而选择性导通。数字电路自电平偏移器接收输出信号。数字电路自电平偏移器接收输出信号。数字电路自电平偏移器接收输出信号。


技术研发人员：谢克
受保护的技术使用者：智原科技股份有限公司
技术研发日：2022.03.21
技术公布日：2023/9/23