感应放大器及其操作方法与流程

1.本发明有关于一种感应放大器及其操作方法。


背景技术：

2.对于非易失性存储器而言，随着存储器装置的尺寸缩小及操作电压降低，但却要保持相同的阈值电压，非易失性存储器遇到越来越小的读取限度(read margin)的问题。
3.非易失性存储器所需的感应限度是由感应放大器偏差(offset)与位线电压偏差所决定。感应放大器偏差是由于工艺变动(process variation)所导致的装置不匹配(device mismatch)所引起。位线电压偏差则是噪音、偏压及位线负载不匹配所造成。随着装置尺寸的减小，克服这些问题已为具有较小读取限度的非易失性存储器的读取操作上的主要挑战。
4.由于这些偏差，非易失性存储器遇到读取速度慢或高读取失败率的问题。因此，为达成非易失性存储器的良好读取操作，如何发展具有较佳偏差容忍度的感应放大器是业界努力方向之一。


技术实现要素：

5.根据本发明一实例，提出一种感应放大器的操作方法。该感应放大器的操作方法包括：于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于该感应放大器内的多个晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管。
6.根据本发明又一实例，提出一种感应放大器，包括：多个晶体管；以及多个传输门，耦接至这些晶体管；其中，于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于这些晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管。
7.为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下。
附图说明
8.图1a显示根据本发明一实施例的感应放大器的电路示意图。
9.图1b显示根据本发明一实施例的感应放大器的信号波形图。
10.图2a显示根据本发明一实施例的感应放大器处于第一阶段的操作示意图。
11.图2b显示根据本发明一实施例的感应放大器处于第一阶段的信号波形图。
12.图3a显示根据本发明一实施例的感应放大器处于第二阶段的操作示意图。
13.图3b显示根据本发明一实施例的感应放大器处于第二阶段的信号波形图。
14.图4a显示根据本发明一实施例的感应放大器处于第三阶段的第一子阶段的操作示意图。
15.图4b显示根据本发明一实施例之感应放大器处于第三阶段的第一子阶段的信号波形图。
16.图5a显示根据本发明一实施例的感应放大器处于第三阶段的第二子阶段的操作示意图。
17.图5b显示根据本发明一实施例的感应放大器处于第三阶段的第二子阶段之信号波形图。
18.图6a显示根据本发明一实施例的感应放大器处于下一回合的第一阶段的操作示意图。
19.图6b显示根据本发明一实施例的感应放大器处于下一回合的第一阶段的信号波形图。
20.图7显示根据本发明一实施例的感应放大器操作方法的流程图。
21.附图标记说明
22.100：感应放大器
23.m1-m8：晶体管
24.pg1-pg18：传输门
25.cl、cr：电容
26.p0、p1、p2：阶段
27.p2-1、p2-2：子阶段
28.710-740：步骤
具体实施方式
29.本说明书的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域普通技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
30.图1a显示根据本发明一实施例的感应放大器的电路示意图。图1b显示根据本发明一实施例的感应放大器的信号波形图。clk为时钟脉冲信号。
31.感应放大器100用于比较输入信号in与第一参考电压vref，并输出比较结果。例如但不限于，当输入信号in高于第一参考电压vref时，感应放大器100输出第一逻辑状态(例
如但不受限于，逻辑低)的第一感应输出电压saol与第二逻辑状态(例如但不受限于，逻辑高)的第二感应输出电压saor。当输入信号in低于第一参考电压vref时，感应放大器100输出第二逻辑状态的第一感应输出电压saol与第一逻辑状态的第二感应输出电压saor。底下将说明感应放大器100的操作细节。
32.根据本发明一实施例的感应放大器100包括多个晶体管、多个传输门(pass gate)与多个电容。在此以感应放大器100包括第一至第八晶体管m1-m8、第一至第十八传输门pg1-pg18与第一电容cl与第二电容cr为例做说明，但当知本发明并不受限于此。
33.第一晶体管m1具有：第一端(例如但不受限于源极端)耦接至第五晶体管m5；第二端(例如但不受限于漏极端)耦接至第一感应输出电压saol；以及控制端(例如但不受限于栅极端)耦接至第一感应输入电压sail。
34.第二晶体管m2具有：第一端耦接至第六晶体管m6；第二端耦接至第二感应输出电压saor；以及控制端耦接至第二感应输入电压sair。
35.第三晶体管m3具有：第一端耦接至第七晶体管m7；第二端耦接至第一感应输出电压saol；以及控制端耦接至第一感应输入电压sail。
36.第四晶体管m4具有：第一端耦接至第八晶体管m8；第二端耦接至第二感应输出电压saor；以及控制端耦接至第二感应输入电压sair。
37.第五晶体管m5具有：第一端耦接至接地端(vss)；第二端耦接至第一晶体管m1；以及控制端选择性耦接至第二感应输出电压saor及选择性耦接至操作电压(vdd)。
38.第六晶体管m6具有：第一端耦接至接地端(vss)；第二端耦接至第二晶体管m2；以及控制端选择性耦接至第一感应输出电压saol及选择性耦接至操作电压(vdd)。
39.第七晶体管m7具有：第一端耦接至操作电压(vdd)；第二端耦接至第三晶体管m3；以及控制端选择性耦接至第二感应输出电压saor及选择性耦接至接地端。
40.第八晶体管m8具有：第一端耦接至操作电压(vdd)；第二端耦接至第四晶体管m4；以及控制端选择性耦接至第一感应输出电压saol及选择性耦接至接地端。
41.操作电压(vdd)亦可称为第二参考电压，而接地端(vss)亦可称为第三参考电压。
42.第一传输门pg1耦接于操作电压vdd与第一感应输入电压sail之间。第一传输门pg1受控于第一开关信号s0的反相信号s0b。
43.第二传输门pg2耦接于操作电压vdd与第二感应输入电压sair之间。第二传输门pg2受控于第一开关信号s0的反相信号s0b。
44.第三传输门pg3耦接于第七晶体管m7的控制端与第二感应输出电压saor之间。第三传输门pg3受控于第三开关信号s2。
45.第四传输门pg4耦接于第八晶体管m8的控制端与第一感应输出电压saol之间。第四传输门pg4受控于第三开关信号s2。
46.第五传输门pg5耦接于第五晶体管m5的控制端与第二感应输出电压saor之间。第五传输门pg5受控于第三开关信号s2。
47.第六传输门pg6耦接于第六晶体管m6的控制端与第一感应输出电压saol之间。第六传输门pg6受控于第三开关信号s2。
48.第七传输门pg7耦接于第三晶体管m3的第一端与第一感应输出电压saol之间。第七传输门pg7受控于第一开关信号s0的反相信号s0b。
49.第八传输门pg8耦接于第四晶体管m4的第一端与第二感应输出电压saor之间。第八传输门pg8受控于第一开关信号s0的反相信号s0b。
50.第九传输门pg9耦接于第一感应输入电压sail与第一感应输出电压saol之间。第九传输门pg9受控于第二开关信号s1。
51.第十传输门pg10耦接于第二感应输入电压sair与第二感应输出电压saor之间。第十传输门pg10受控于第二开关信号s1。
52.第十一传输门pg11耦接于操作电压与第五晶体管m5的控制端之间。第十一传输门pg11受控于第二开关信号s1。
53.第十二传输门pg12耦接于操作电压与第六晶体管m6的控制端之间。第十二传输门pg12受控于第二开关信号s1。
54.第十三传输门pg13耦接于接地端与第七晶体管m7的控制端之间。第十三传输门pg13受控于第二开关信号s1。
55.第十四传输门pg14耦接于接地端与第八晶体管m8的控制端之间。第十四传输门pg14受控于第二开关信号s1。
56.第十五传输门pg15耦接于参考电压vref与第一电容cl之间。第十五传输门pg15受控于第一开关信号s0与第三开关信号s2。
57.第十六传输门pg16耦接于输入信号in与第二电容cr之间。第十六传输门pg16受控于第一开关信号s0与第三开关信号s2。
58.第十七传输门pg17耦接于第一晶体管m1的控制端与第一电容cl之间。第十七传输门pg17受控于第二开关信号s1。
59.第十八传输门pg18耦接于第二晶体管m2的控制端与第二电容cr之间。第十八传输门pg18受控于第二开关信号s1。
60.各这些第一传输门pg1至第十八传输门pg18可以由单一金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)所组成，或者由二颗mosfet所组成，此皆在本发明精神范围内。
61.第一电容cl耦接于第一节点pil与第一感应输出电压saol之间。第二电容cr耦接于第二节点pir与第二感应输出电压saor之间。
62.在本发明一实施例中，在单一回合内，感应放大器100的操作可分为第一阶段p0、第二阶段p1与第三阶段p2，其中，第三阶段p2又可分为第一子阶段p2-1与第二子阶段p2-2。
63.图2a显示根据本发明一实施例的感应放大器处于第一阶段的操作示意图。图2b显示根据本发明一实施例的感应放大器处于第一阶段的信号波形图。
64.于致能信号ini_en被致能(例如但不受限于，由逻辑低转态至逻辑高)时，感应放大器100开始进行信号感应。于致能信号ini_en被致能后，开关信号s0与s1仍保持逻辑低(但第一开关信号s0的反相信号s0b则为逻辑高)但开关信号s2则由逻辑高转态为逻辑低。回应于第一开关信号s0的反相信号s0b为逻辑高，传输门pg1、pg2、pg7与pg8为导通，其余传输门为断开。由于传输门pg1、pg2为导通，第一感应输入电压sail与第二感应输入电压sair等于操作电压vdd(vsail＝vsair＝vdd)。
65.于第一阶段p0内，因为第一感应输入电压sail与第二感应输入电压sair等于操作电压，晶体管m1与m2为导通但晶体管m3与m4为关闭。此外，晶体管m5至m8则为关闭。
66.此外，于第一阶段内，通过存在第五晶体管m5至第八晶体管m8的栅极内的电荷来记录前一回合的第一感应输出电压saol与第二感应输出电压saor。在此，“记录”是指，保持前一回合的第一感应输出电压saol与第二感应输出电压saor的电位。
67.于第一阶段p0内，输入信号in保持于逻辑高而参考电压vref则是转态(例如但不受限于，由逻辑高转至逻辑低)。
68.于第一阶段p0内，由于传输门pg15与pg16是断开，所以，第一节点pil与第二节点pir的电位未有变化。由于第一节点pil与第二节点pir的电位未有变化，第一感应输入电压sail与第二感应输入电压sair也未有变化，且第一感应输出电压saol与第二感应输出电压saor也未有变化。
69.于第一阶段p0内，进行对第一感应输入电压sail与第二感应输入电压sair的初始化(vsail＝vsair＝vdd)，及利用存于第五晶体管m5至第八晶体管m8内的电荷来记录前一回合的第一感应输出电压saol与第二感应输出电压saor。
70.图3a显示根据本发明一实施例的感应放大器处于第二阶段之操作示意图。图3b显示根据本发明一实施例的感应放大器处于第二阶段的信号波形图。
71.于第二阶段p1内，进行转态点(vtri-point)的取样。亦即，于第二阶段p1内，对于两边的信号路径(其中一个信号路径包括晶体管m1、m3、m5与m7，而另一个信号路径包括晶体管m2、m4、m6与m8)取样各别的转态点。
72.在此解释何谓转态点。
73.以图1a而言，晶体管m1与m3可视为形成一个反相器。假设晶体管m3的源极接至操作电压vdd，而晶体管m1的源极接至接地端vss。如果第一感应输入电压sail是逻辑1，则第一感应输出电压saol为逻辑0，反之亦然。
74.于第一感应输入电压sail从逻辑1转态到逻辑0的过程中，当第一感应输入电压sail从逻辑1降到(1/2)*vdd时，第一感应输出电压saol会从逻辑0瞬间转态到逻辑1。故而，在本发明实施例中，可以让输出电压瞬间转态的输入电压即可称为转态点。
75.但是当有工艺变动(process variation)时，可能第一感应输出电压saol的瞬间转态点就不一定是在第一感应输入电压sail降到(1/2)*vdd时，亦即，可能是第一感应输入电压sail尚未降到(1/2)*vdd(vsail＝(1/2)*vdd+δ，δ为正电压)时，第一感应输出电压saol就瞬间转态，或者，可能是第一感应输入电压sail必须降到低于(1/2)*vdd(vsail＝(1/2)*vdd-δ)时，第一感应输出电压saol才会瞬间转态。亦即，第一感应输入电压sail的瞬间转态点可能有往上或往下的变动(δ)，而此种变动可能造成误判。
76.故而，于本发明一实施例中，为避免此种误判，于第二阶段p1内，进行瞬间转态点的取样。底下将详细说明之。
77.于第二阶段p1内，第一开关信号s0与第二开关信号s1由逻辑低转态至逻辑高，而第三开关信号s2仍为逻辑低。
78.故而，传输门pg9、pg11、pg13、pg17、pg10、pg12、pg14与pg18为导通，而其余传输门为断开。
79.此外，在前一阶段(亦即第一阶段p0内)，由于第一感应输入电压sail与第一节点pil、第二感应输入电压sair与第二节点pir皆为操作电压vdd，所以，晶体管m1与m2为导通但晶体管m3与m4为关闭。
80.由于传输门pg11与pg12为导通，将操作电压vdd导至晶体管m5与m6的栅极，所以晶体管m5与m6为导通。
81.另外，由于传输门pg13与pg14为导通，将接地端vss导至晶体管m7与m8的栅极，所以晶体管m7与m8为导通。
82.通过导通的这些传输门，第一感应输出电压saol与第二感应输出电压saor会被取样成储存于第一电容cl与第二电容cr内的瞬间转态点，其中，储存于第一电容cl内的瞬间转态点等于这些晶体管m7、m3、m1、m5的阈值电压，而储存于第二电容cr内的瞬间转态点等于这些晶体管m8、m4、m2、m6的阈值电压。亦即，第一感应输出电压saol的电压vsaol＝vtpl，而第二感应输出电压saor的电压vsaor＝vtpr，其中，vtpl乃是路径m7m3m1m5的瞬间转态点(也等于这些晶体管m7、m3、m1、m5的阈值电压)，而vtpr乃是路径m8m4m2m6的瞬间转态点(也等于这些晶体管m8、m4、m2、m6的阈值电压)。同样地，vpil＝vsail＝vsaol＝vtpl，而vpir＝vsair＝vsaor＝vtpr。
83.图4a显示根据本发明一实施例的感应放大器处于第三阶段的第一子阶段的操作示意图。图4b显示根据本发明一实施例的感应放大器处于第三阶段的第一子阶段的信号波形图。
84.于第三阶段的第一子阶段p2-1内，将输入信号in与参考电压vref之间的电压差放大。
85.于第三阶段的第一子阶段p2-1，输入信号in保持，而参考电压vref则为逻辑高。
86.于第三阶段的第一子阶段p2-1内，传输门pg15与pg16是导通。在尚未进行第三阶段的第一子阶段p2-1之前，第一节点pil与第二节点pir的电位为转态点电压vtpl与vtpr。于第三阶段的第一子阶段p2-1内，当传输门pg15与pg16由断开变成导通的瞬间，输入信号in与第二节点pir(转态点电压vtpr)之间的电压差(vin-vtpr)通过第二电容cr而耦合到第二感应输入电压sair以造成第二感应输入电压sair的一电压变化；以及，参考电压vref与第一节点pil(转态点电压vtpl)之间的电压差(vref-vtpl)通过第一电容cl而耦合到第一感应输入电压sail以造成第一感应输入电压sail的一电压变化。所以，第一感应输入电压sail与第二感应输入电压sair亦有电压变化。第一感应输入电压sail与第二感应输入电压sair的电压变化反应到第一感应输出电压saol与第二感应输出电压saor。亦即，如果第一感应输入电压sail与第二感应输入电压sair的电压变化为+δ，则第一感应输出电压saol与第二感应输出电压saor电压变化为-δ。
87.在此，先说明第二感应输出电压saor高于第一感应输出电压saol的情况。在此情况下，第二感应输出电压saor将第五晶体管m5导通一些且关闭第七晶体管m7一些；第一感应输出电压saol将第八晶体管m8导通一些且关闭第六晶体管m6一些。如此一来，通过正反馈效应，让晶体管m8与m5越来越导通，而晶体管m6与m7越来越关闭。
88.同样地，当第二感应输出电压saor低于第一感应输出电压saol的情况下，第二感应输出电压saor将第七晶体管m7导通一些且关闭第五晶体管m5一些；第一感应输出电压saol将第六晶体管m6导通一些且关闭第八晶体管m8一些。如此一来，通过正反馈效应，让晶体管m6与m7越来越导通，而晶体管m8与m5越来越关闭。
89.所以，当输入信号in高于参考电压vref时，(vtpl-vref)＞(vtpr-vin)，通过正反馈效应，第一感应输出电压vsaol将逐渐拉低，第二感应输出电压vsaor则逐渐拉高。当输入
信号in低于参考电压vref时，(vtpl-vref)＜(vtpr-vin)，通过正反馈效应，第一感应输出电压vsaol逐渐拉高，且第二感应输出电压vsaor则逐渐拉低。
90.图5a显示根据本发明一实施例的感应放大器处于第三阶段的第二子阶段的操作示意图。图5b显示根据本发明一实施例的感应放大器处于第三阶段的第二子阶段的信号波形图。
91.于第三阶段的第二子阶段p2-2内，将第一感应输出电压saol与第二感应输出电压saor拉至全摆动电压范围(full-swing voltage range)，并且将电荷记录到晶体管m5-m8的栅极。
92.于第三阶段之第二子阶段p2-2内，第一开关信号s0转态，以使得传输门pg15与pg16被断开，将输入信号的路径关闭。将传输门pg1、pg2、pg3、pg4、pg5、pg6、pg7与pg8导通。
93.另外，由于传输门pg3与pg4为导通，破坏上一子阶段中的放大路径。另外，晶体管m5至m8为导通，晶体管m1与m2为导通，而晶体管m3与m4为关闭。故而，晶体管m5至m8形成一个闩锁单元。藉此可以将第一感应输出电压saol与第二感应输出电压saor拉至全摆动电压范围。亦即，当第一感应输出电压saol高于第二感应输出电压saor时，将第一感应输出电压saol与第二感应输出电压saor分别拉至操作电压vdd与接地端vss。当第一感应输出电压saol低于第二感应输出电压saor时，将第一感应输出电压saol与第二感应输出电压saor分别拉至接地端vss与操作电压vdd。
94.此外，由于传输门pg3、pg4、pg5、pg6导通，将电荷记录到晶体管m5-m8的栅极。
95.此外，如果第一开关信号s0没有转态的话，则第一感应输出电压saol与第二感应输出电压saor将会保持电位。
96.图6a显示根据本发明一实施例的感应放大器处于下一回合之第一阶段之操作示意图。图6b显示根据本发明一实施例的感应放大器处于下一回合之第一阶段的信号波形图。
97.于下一回合时，致能信号ini_en再度被致能。所以，开始下一回合的第一阶段。如图6b所示，下一回合的第一阶段p0部份重叠于前一回合的第三阶段之第二子阶段p2-2。
98.图6a与图6b的操作可参照图2a与图2b，故其细节在此省略。
99.要进行下一回合的感应操作时，传输门pg3、pg4、pg5、pg6要被断开。
100.图7显示根据本发明一实施例的感应放大器操作方法的流程图。根据本发明一实施例的感应放大器操作方法包括：于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于该感应放大器内的多个晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压(710)；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点(720)；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大(730)；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管(740)。
101.综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求书所界定者为准。

技术特征：
1.一种感应放大器的操作方法，其特征在于，该感应放大器的操作方法包括：于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于该感应放大器内的多个晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管。2.根据权利要求1所述的感应放大器的操作方法，其特征在于，于该第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化的该步骤包括：对该第一感应输入电压与该第二感应输入电压初始化为一第二参考电压；于该第二阶段内，将该第一感应输出电压与该第二感应输出电压取样成这些转态点的该步骤包括：将第一感应输出电压与该第二感应输出电压取样成多个信号路径的个别转态点；以及于该第二阶段内，将该第一感应输出电压取样为一第一信号路径上的多个晶体管的多个第一阈值电压，以及，将该第二感应输出电压取样为一第二信号路径上的多个晶体管的多个第二阈值电压。3.根据权利要求1所述的感应放大器的操作方法，其特征在于，于该第三阶段的该第一子阶段内，将该输入信号与该第一参考电压之间的该电压差放大的该步骤包括：该第一参考电压与一第一节点之间的一电压差通过电容耦合到该第一感应输入电压以造成该第一感应输入电压的一第一电压变化；该输入信号与一第二节点之间的一电压差通过电容耦合到该第二感应输入电压以造成该第二感应输入电压的一第二电压变化；以及该第一感应输入电压的该第一电压变化与该第二感应输入电压的该第二电压变化反应至该第一感应输出电压与该第二感应输出电压；其中，于该第三阶段的该第一子阶段内，当该输入信号高于该第一参考电压时，通过正反馈效应，该第一感应输出电压被逐渐拉低而该第二感应输出电压被逐渐拉高；以及当该输入信号低于该第一参考电压时，通过正反馈效应，该第一感应输出电压被逐渐拉高而该第二感应输出电压被逐渐拉低。4.根据权利要求1所述的感应放大器的操作方法，其特征在于，于该第三阶段的该第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至该全摆动电压范围的该步骤包括：当该第一感应输出电压高于该第二感应输出电压时，将该第一感应输出电压与该第二感应输出电压分别拉至一第二参考电压与一第三参考电压；以及
当该第一感应输出电压低于该第二感应输出电压时，将该第一感应输出电压与该第二感应输出电压分别拉至该第三参考电压与该第二参考电压。5.根据权利要求1所述的感应放大器的操作方法，其特征在于，于该第一阶段内，利用存于该感应放大器内的这些晶体管的多个栅极的电荷来记录该前一回合的该第一感应输出电压与该第二感应输出电压；以及于该第三阶段之该第二子阶段内，将电荷记录到这些晶体管的这些个别栅极。6.一种感应放大器，其特征在于，包括：多个晶体管；以及多个传输门，耦接至这些晶体管；其中，于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于这些晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管。7.根据权利要求6所述的感应放大器，其特征在于，于该第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化时，对该第一感应输入电压与该第二感应输入电压初始化为一第二参考电压；于该第二阶段内，将该第一感应输出电压与该第二感应输出电压取样成这些转态点时，将第一感应输出电压与该第二感应输出电压取样成多个信号路径的个别转态点；于该第二阶段内，将该第一感应输出电压取样为一第一信号路径上的多个晶体管的多个第一阈值电压，以及，将该第二感应输出电压取样为一第二信号路径上的多个晶体管的多个第二阈值电压。8.根据权利要求6所述的感应放大器，其特征在于，于该第三阶段的该第一子阶段内，将该输入信号与该第一参考电压之间的该电压差放大时：该第一参考电压与一第一节点之间的一电压差通过电容耦合到该第一感应输入电压以造成该第一感应输入电压的一第一电压变化；该输入信号与一第二节点之间的一电压差通过电容耦合到该第二感应输入电压以造成该第二感应输入电压的一第二电压变化；以及该第一感应输入电压的该第一电压变化与该第二感应输入电压的该第二电压变化反应至该第一感应输出电压与该第二感应输出电压；其中，于该第三阶段的该第一子阶段内，当该输入信号高于该第一参考电压时，通过正反馈效应，该第一感应输出电压被逐渐拉低而该第二感应输出电压被逐渐拉高；以及当该输入信号低于该第一参考电压时，通过正反馈效应，该第一感应输出电压被逐渐拉高而该第二感应输出电压被逐渐拉低。
9.根据权利要求6所述的感应放大器，其特征在于，于该第三阶段的该第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至该全摆动电压范围时，当该第一感应输出电压高于该第二感应输出电压时，将该第一感应输出电压与该第二感应输出电压分别拉至一第二参考电压与一第三参考电压；以及当该第一感应输出电压低于该第二感应输出电压时，将该第一感应输出电压与该第二感应输出电压分别拉至该第三参考电压与该第二参考电压。10.根据权利要求6所述的感应放大器，其特征在于，于该第一阶段内，利用存于该感应放大器内的这些晶体管的多个栅极的电荷来记录该前一回合的该第一感应输出电压与该第二感应输出电压；以及于该第三阶段的该第二子阶段内，将电荷记录到这些晶体管的这些个别栅极。

技术总结
本发明公开一种感应放大器与其操作方法。该感应放大器的操作方法包括：于一第一阶段内，对该感应放大器内的一第一感应输入电压与一第二感应输入电压进行初始化，及利用存于该感应放大器内的多个晶体管内的电荷来记录一前一回合的一第一感应输出电压与一第二感应输出电压；于一第二阶段内，将一目前回合的该第一感应输出电压与该第二感应输出电压取样成多个转态点；于一第三阶段的一第一子阶段内，将一输入信号与一第一参考电压之间的一电压差放大；以及于该第三阶段的一第二子阶段内，将该第一感应输出电压与该第二感应输出电压拉开至一全摆动电压范围，并且将电荷记录到这些晶体管。这些晶体管。这些晶体管。


技术研发人员：胡瀚文
受保护的技术使用者：旺宏电子股份有限公司
技术研发日：2022.03.23
技术公布日：2023/9/23