一种共享字线的叠栅闪存阵列结构及其版图的制作方法

1.本发明涉及半导体技术领域，特别涉及一种共享字线的叠栅闪存阵列结构及其版图。


背景技术：

2.目前，在共享字线的叠栅闪存单元中，其均是由共享字线的两个叠栅结构的浮栅和控制栅构成，其中，互为源漏的两条位线和用于选中闪存单元及读取单元电流。
3.显然，在现有的共享字线的叠栅闪存阵列中的每个存储单元中，其连接控制栅的金属条数是连接其共享字线的金属条数的两倍。基于此，在目前现有技术中，通常采用两个不同的金属线层形成控制栅线与共享字线的版图布线，因此，在现有的共享字线的叠栅闪存阵列中，控制栅线所在金属线层中的金属线条的密度是所述共享字线所在金属线层中金属线条的密度的两倍，这将造成属于同一金属线层中的两条用于连接每一存储单元的两条控制栅线的两条金属线之间的最小间距pitch决定了共享字线的叠栅闪存阵列结构中的每个存储单元的面积。


技术实现要素：

4.本发明的目的在于提供一种适用于krf光刻机的共享字线的叠栅闪存阵列结构及其版图，以通过在共享字线的叠栅闪存阵列结构版图中的每一有源区图形组中设置至少一对相对设置的凸块图形，然后在控制每一对凸块图形之间的间隔距离s与krf光刻机的半波长的关系，最终实现利用光学临近效应，让曝光后的每一所述有源区图形组中的两个有源区图形所对应形成的有源区的形状为h型。
5.第一方面，为解决上述技术问题，本发明提供一种共享字线的叠栅闪存阵列结构版图，具体可以包括：
6.有源区版图，包括多条沿行方向平行间隔排布的有源区图形，所述多条有源区图形两列两列分隔并分组，以组成多组有源区图形组，且每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少还设置有一凸块图形；
7.位线版图，包括多条沿所述行方向间隔排布的列非共享位线图形和多条列共享位线图形，每一所述有源区图形组中均设置有两个所述列非共享位线图形以及设置在该两个列非共享位线图形之间的一个所述列共享位线图形，其中所述列共享位线图形对准每个所述有源区图形组中的两个有源区图形之间的间隔区域。
8.进一步的，制造所述共享字线的叠栅闪存阵列结构的光刻设备具体可以包括krf光刻机。
9.进一步的，一所述有源区图形的侧面上所设置的所述凸块图形的数目与和其属于同一有源区图形组中的另一有源区图形的侧面上所设置的凸块图形的数目需要相同，以在每一所述有源区图形组中形成间隔距离为s的多对相对设置的凸块图形组。
10.进一步的，每组所述凸块图形组中的两个凸块图形之间的间隔距离s均需要小于
150nm。
11.进一步的，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还可以包括共享金属插塞版图，而所述共享金属插塞版图可以包括多个共享金属插塞图形，所述共享金属插塞图形覆盖在每个所述有源区图形组中的两个所述有源区图形之间的间隔区域之上，以用于将形成在属于同一行且同一组中的两个有源区上的相邻两个存储单元的相邻源漏区和与其对应的列共享位线电性连接；
12.其中，在沿所述行方向上，每一所述共享金属插塞图形的宽度均大于每一所述有源区图形组中的两个有源区图形之间的间隔区域在所述行方向上的宽度，且在沿垂直于所述有源区版图的方向上，所述共享金属插塞图形和其所覆盖的同一组中的两个所述有源区图形的投影均有部分交叠。
13.进一步的，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还可以包括第一金属线层版图，所述多条列非共享位线图形和多条列共享位线图形位于所述第一金属线层版图上，以作为所述第一金属线层版图上的多个第一金属线图形。
14.进一步的，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还可以包括字线版图，所述字线版图包括多条沿列方向间隔排布的行字线图形，每个所述行字线图形用于形成位于同一行中的多个所述有源区图形组上的多个存储单元以及每个所述存储单元中的两个存储位均共享的字线，所述列方向和所述行方向相互垂直。
15.进一步的，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还可以包括控制栅版图，所述控制栅版图包括多条沿所述列方向间隔排布的行控制栅线图形，其中位于同一行中的多个所述有源区图形组上的每个存储单元均设置有两条所述行控制栅线图形，以使在沿所述x方向上，所述共享字线的叠栅闪存阵列结构的结构版图上的所述行控制栅线图形的个数是所述行字线图形的个数的两倍。
16.进一步的，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还可以包括第二金属线层版图和第三金属线层版图，其中，所述共享字线的叠栅闪存阵列结构版图中的相邻两行所述存储单元所对应的行控制栅线图形和行字线图形中的一半设置在所述第二金属线层版图上，而剩余的另一半所述行控制栅线图形和行字线图形则均设置在所述第三金属线层版图上。
17.第二方面，基于如上所述的共享字线的叠栅闪存阵列结构版图，本发明还提供了一种共享字线的叠栅闪存阵列结构，具体可以包括：
18.多个存储单元，所述多个存储单元沿行方向和列方向阵列排布在半导体衬底上，所述多个存储单元两列两列分隔并分组，其中每个所述存储单元包括两个存储位以及位于每个存储位两侧的源漏区，所述行方向和所述列方向相互垂直；
19.字线组，所述字线组包括多条字线，每个所述存储单元中的两个存储位均共享一条字线，且同一行中的多个存储单元的字线均连在一起，以形成沿所述列方向排布的多条行字线wln；
20.位线组，所述位线组包括多条非共享位线和多条共享位线，每个存储单元组中的位于同一行的两个存储单元的非相邻存储位的非相邻源漏区分别连接一所述非共享位线，且同一存储单元组中的位于同一列的所有所述非共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列非共享位线blan，而所述每个存储单元组中的位于同一行的两
个存储单元的相邻存储位的相邻源漏区共用一条所述共享位线，且同一存储单元组中的所有所述共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列共享位线blbn。
21.进一步的，每一所述存储位均包括一控制栅，而同一行中的多个存储单元中的位于奇数行的多个存储位所对应的控制栅连接在一起，且所述同一行中的多个存储单元中的位于偶数行的多个存储位所对应的控制栅连接在一起，以形成沿所述列方向排布的多条行控制栅线，并使在沿所述x方向上，所述共享字线的叠栅闪存阵列结构中的所述行控制栅线的总条数是所述行字线wln的总条数的两倍。
22.进一步的，所述共享字线的叠栅闪存阵列结构还包括多层金属线层，所述多层金属线层至少可以包括沿平行于所述半导体衬底的方向自下而上依次设置的第一金属线层、第二金属线层、第三金属线层；
23.其中，所述多条列非共享位线和多条列共享位线均设置在所述第一金属线层上，所述共享字线的叠栅闪存阵列结构的相邻两行所述存储单元所对应的行控制栅线和行字线wln的总条数中的一半设置在所述第二金属线层上，而剩余的另一半所述行控制栅线和行字线wln则均设置在所述第三金属线层上。
24.进一步的，每一所述金属线层均包含多个金属线，且每一所述金属线层均对应一距离参数pmn，所述距离参数为一所述金属线层所包含的金属线的线宽和该金属线层上相邻两个金属线之间的间距；其中，所述第二金属线层所对应的第二距离参数pm2与所述第三金属线层所对应的第三距离参数pm3的取值相同。
25.进一步的，所述距离参数的取值范围具体可以为：0.08μm～0.4μm。
26.进一步的，每一所述存储单元中的一个存储位的面积具体可以为：
27.s
1bit
＝1.15
×
pm1
×
pm2
28.其中，s
1bit
为每一所述存储单元中的一存储位的面积，pm1为所述第一金属线层所对应的距离参数，pm2为所述第二金属线层所对应的距离参数。
29.进一步的，每个所述存储单元分别形成在所述半导体衬底对应的一有源区上，相邻所述有源区被形成在其二者之间的间隔区域中的器件隔离结构所分割；所述共享字线的叠栅闪存阵列结构还包括多个共享金属插塞，所述共享金属插塞位于相邻两个所述有源区之间的器件隔离结构之上，以用于将属于同一行中的相邻两个存储单元的所述相邻源漏区与其对应的所述共享位线电性连接；
30.其中，在沿所述行方向上，每一所述共享金属插塞的宽度均大于所述器件隔离结构在所述行方向上的宽度，且在沿垂直于所述半导体衬底的方向上，所述共享金属插塞和其所连接的所述相邻两个存储单元所对应的有源区的投影均有部分交叠。
31.与现有技术相比，本发明技术方案至少具有如下有益效果之一：
32.1、在本发明提出的用于采用krf光刻机所制造的共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图中，由于其每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少设置有一凸块图形，即在每一组有源区图形组中构成多对相对设置的凸块图形组，因此，只要控制每一对所述凸块图形之间的间隔距离s与krf光刻机的半波长的关系，就可以实现通过利用光学临近效应，让曝光后的每一所述有源区图形组中的两个有源区图形所对应形成的有源区的形状为h型，即让每一有源区
图形组所对应形成的两个有源区通过其相对设置的凸块的曝光连接，在半导体衬底上形成多组两两有源区通过凸块连接形成的h型有源区组。
33.进一步的，由于利用本发明实施例中所提供的版图，可以在导体衬底上形成多组两两有源区通过凸块连接形成的h型有源区组，因此，针对每一h型有源区组上，其对应形成的共享金属插塞尽可能的落在有源区上而非器件隔离结构上。
34.2、在本发明提出的适用于通过krf光刻机制造的共享字线的叠栅闪存阵列结构中，其多个具有共享字线的双存储位的存储单元，在沿行方向上两列两列分隔并分组，以构成多个存储单元组，而每个存储单元组中的位于同一行的两个存储单元的非相邻存储位的非相邻源漏区分别连接一所述非共享位线，且同一存储单元组中的位于同一列的所有所述非共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列非共享位线bla2n，而所述每个存储单元组中的位于同一行的两个存储单元的相邻存储位的相邻源漏区共用一条所述共享位线，且同一存储单元组中的所有所述共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列共享位线blbn，即，通过将两列两列分隔并分组的多个存储单元，以采用让两列存储单元共用一个列共享位线blbn的方式，实现闪存阵列中的每个存储单元的面积在行方向上仅由1.5条所述列共享位线blbn所在的第一金属线层上的金属线的最小间距决定，进而实现先在行方向上缩小存储单元所对应面积的宽度。
35.然后，再通过将两行两行分隔并分组的多个存储单元，以采用让两行所对应的4条行控制栅线和2条行字线wln中的一半设置在第二金属线层上，而其另一半则设置在第三金属线层的方式，实现闪存阵列中的每个存储单元的面积在列方向上仅由1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，进而实现在列方向上缩小存储单元所对应面积的长度，因此，本发明实施例中的每个存储单元中的一个存储位的面积相较于现有技术中的1.5
×
pm1
×
pm2缩小到1.15
×
pm1
×
pm2，即，实现了在同一工艺节点下，节省了25％的面积，有效缩减了共享字线的叠栅闪存阵列结构中每个存储单元的面积。
附图说明
36.图1是本发明一实施例中所提供的一种共享字线的叠栅闪存阵列结构版图所对应的有源区版图、位线版图、浮栅版图的版图结构示意图。
37.图2是本发明一实施例中所提供的图1所示的版图上形成有共享金属版图ct的版图结构示意图。
38.图3是本发明一实施例中提供的所述图1所对应的共享字线的叠栅闪存阵列结构版图所对应的位于奇数行或偶数行的行控制栅线图形和行字线图形均设置在所述第二金属线层版图上的版图结构示意图。
39.图4是本发明一实施例中提供的所述图1所对应的共享字线的叠栅闪存阵列结构版图所对应的剩余的位于偶数行或奇数行的行控制栅线图形和行字线图形则均设置在所述第三金属线层版图上的版图结构示意图。
40.图5是本发明一实施例提供的一种共享字线的叠栅闪存阵列结构的结构示意图。
具体实施方式
41.以下结合附图和具体实施例对本发明提出的共享字线的叠栅闪存阵列结构及其
版图作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
42.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
43.下面首先对本发明提供的一种共享字线的叠栅闪存阵列结构版图进行详细介绍。具体可以参阅图1～图4，可以理解的是，本发明实施例中的图1～图4为了具体展示其所提供的版图与现有版图的不同，因此，在每副图中只是展示部分版图结构，而不是所有版图结构。
44.需要说明的是，为了统一图1～图4和本发明实施例中关于x方向、y方向、行方向以及列方向之间的关系，示例性的将实施例中的行方向与图1～图4中的x方向等效，并将实施例中的列方向与图1～图4中的y方向等效。
45.参阅图1，并结合图2，本发明实施例中所提供的一种用于采用krf光刻机所制造的共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图具体可以包括：
46.有源区版图，包括多条沿行方向(图1～图2中标识的为x方向)平行间隔排布的有源区图形act1～actn，所述多条有源区图形act1～actn两列两列分隔并分组，以组成多组有源区图形组(1～n)，且每组所述有源区图形组中的一有源区图形actn在靠近该组中的另一有源区图形act1～actn的一侧面上至少还设置有一凸块图形t。
47.浮栅版图，所述浮栅版图包括多个沿所述列方向(y方向)依次间隔排布的浮栅图形fg，所述浮栅版图覆盖在所述有源区版图之上。
48.位线版图，包括多条沿所述行方向间隔排布的列非共享位线图形bla1～blan和多条列共享位线图形blb1～blb2n，每一所述有源区图形组(1～n)中均设置有两个所述列非共享位线图形以及设置在该两个列非共享位线图形之间的一个所述列共享位线图形，其中，一所述列共享位线图形blb1～bl b2n对准一所述有源区图形组(1～n)中的两个有源区图形act1～actn之间的所述间隔区域aa’(未图示的器件隔离结构版图)。
49.参阅图2，在图1所示的用于采用krf光刻机所制造的共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图的基础上，该共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图还可以包括：
50.共享金属插塞版图，所述共享金属插塞版图包括多个共享金属插塞图形ct，所述共享金属插塞图形ct覆盖在每个所述有源区图形组(1～n)中的两个所述有源区图形act1～actn之间的间隔区域aa’之上，以用于将形成在属于同一行且同一组中的两个有源区上的相邻两个存储单元的相邻源漏区和与其对应的列共享位线电性连接；其中，在沿所述行方向上，每一所述共享金属插塞图形ct的宽度均大于每一所述有源区图形组(1～n)中的两
个有源区图形act1～actn之间的间隔区域aa’在所述行方向上的宽度，且在沿垂直于所述有源区版图的方向上，所述共享金属插塞图形ct和其所覆盖的同一组中的两个所述有源区图形act1～actn的投影均有部分交叠。
51.在本实施例中，所述图1所示的版图中还设置有第一金属线层版图me tal1，而该第一金属线层版图metal1上包含有多个条形的第一金属线图形，而每个第一金属线图形则分别对应的是所述多条列非共享位线图形bla1～bl an和多条列共享位线图形blb1～blb2n中的一个，即所述位线版图上所包含的所有所述列非共享位线图形bla1～blan和列共享位线图形blb1～blb2n是位于所述第一金属线层版图metal1上的。
52.作为一种示例，本发明实施例中的所述共享金属插塞图形ct的形成优选为长方形，进而适应工艺窗口已得到充分验证的fab工艺过程，即可以有效的简化本实施例的制造成本和工艺流程。
53.可以理解的是，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构版图还应该形成有用于将每个所述列非共享位线图形bla1～blan分别连接到所述第一金属线层metal1上的非共享导电插塞图形(未图示)。
54.作为一种优选示例，所述图1或图2中的一所述有源区图形act1～a ctn的侧面上所设置的所述凸块图形t的数目与和其属于同一有源区图形组(1～n)中的另一有源区图形act1～actn的侧面上所设置的凸块图形t的数目相同，以在每一所述有源区图形组(1～n)中形成间隔距离为s的多对相对设置的凸块图形组。
55.在本实施例中，如图2所示，针对一个所述有源区图形(1～n)组中的两个所述有源区图形act1～actn，本发明示例性的分别选择设置两对间隔距离相同的凸块图形组，而在实施例中其还可以是其他数目对凸块图形组，如3、4、5对等等。并且，在本发明实施例中，所述每组所述凸块图形组中的两个凸块图形t之间的间隔距离s均小于所述krf光刻机的半波长，而所述krf光刻机的半波长为123nm，即，每对相对设置的所述凸块图形组中的两个凸块图形t之间的间隔距离s小于150nm。
56.可以理解的是，在如图1所示的版图中，其相邻两个有源区图形act1～actn之间的间隔区域aa’还应该设置有器件隔离结构版图，以用于形成隔离相邻两个有源区的器件隔离结构，即，每组所述有源区图形组(1～n)中的每对相对设置的两个凸块图形t均覆盖在所述器件隔离结构版图。
57.参阅图3～图4可知，本发明实施例中所提供的共享字线的叠栅闪存阵列结构版图还包括：
58.字线版图，所述字线版图包括多条沿列方向(图1～图4中标识的为y方向)间隔排布的行字线图形wl1～wln，每个所述行字线图形wl1～wln用于形成位于同一行中的多个所述有源区图形组(1～n)上的多个存储单元a以及每个所述存储单元a中的两个存储位均共享的字线，其中，所述列方向和所述行方向(x方向和y方向)相互垂直。
59.控制栅版图，所述控制栅版图包括多条沿所述列方向间隔排布的行控制栅线图形cg1～cg2n，其中，位于同一行中的多个所述有源区图形组(1～n)上的每个存储单元a均设置有两条所述行控制栅线图形，并使在沿所述x方向上，所述共享字线的叠栅闪存阵列结构中的所述行控制栅线cg1～cg2n的总条数2n是所述行字线wln的总条数n的两倍。
60.第二金属线层版图metal2和第三金属线层版图metal3，其中，所述共享字线的叠
栅闪存阵列结构版图中的位于奇数行或偶数行的行控制栅线图形和所述行字线图形均设置在所述第二金属线层版图metal2上，而剩余的位于偶数行或奇数行的行控制栅线图形和行字线图形则均设置在所述第三金属线层版图上。
61.在本实施例中，用cg1～cgn标识所述共享字线的叠栅闪存阵列结构版图中的位于奇数行的行控制栅线图形，用cg2～cg2n标识所述共享字线的叠栅闪存阵列结构版图中的位于偶数数行的行控制栅线图形，并用wl1～wln标识所述奇数行的行字线图形，用wl2～wln/2标识所述偶数行的行字线图形。
62.需要说明的是，在本发明实施例中，本发明研究人员所提出的将每个共享字线的叠栅闪存阵列结构中的行控制栅线和行字线wln的一半设置在一金属线层上，而其另一半则设置在另一金属线层上的情况，包括例如相邻两行存储单元所对应的4条行控制栅线、2条行字线wln，则6条线结构的一半(3条)放在一金属线层上，而另3条则放在另一金属线层上，至于是将这6条线结构中的哪3条放在一层金属线层，本发明对此不做具体限定，而为了具体描述，本发明实施例图中的如图1～图4则是以奇数行或偶数行的一半一半分别排布在第二金属线层和第三金属线层的案例进行详细描述。
63.显然，在本发明实施例中的用于采用krf光刻机所制造的共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图中，只要让每一对所述凸块图形之间的间隔距离s小于krf光刻机的半波长(123nm)，就可以实现利用光学临近效应，让曝光后的每一所述有源区图形组中的两个有源区图形所对应形成的有源区的形状为h型，即让每一有源区图形组所对应形成的两个有源区通过其相对设置的凸块的曝光连接，进而使得后续形成的所述共享金属插塞ct尽可能的落在有源区上而不是相邻两个有源区之间所形成的器件隔离结构上。
64.可以理解的是，在利用所述krf光刻机曝光连接形成每个形状为h型的有源区时，还需要需考量附近的器件隔离结构，如sti结构中所填充的氧化物ox的填充能力，进而避免出现sti结构的氧化层出现孔洞(oxide void)的问题。
65.进一步的，基于如上图1～图4所示的共享字线的叠栅闪存阵列结构版图，本发明实施例中还提供了一种利用所述共享字线的叠栅闪存阵列结构版图、krf光刻机所制备的共享字线的叠栅闪存阵列结构，具体可以参阅图5，如图5所示，本发明实施例中所提供的所述共享字线的叠栅闪存阵列结构可以包括如下结构：
66.多个存储单元a，所述多个存储单元a沿行方向(x方向)和列方向(y方向)阵列排布在半导体衬底上，所述多个存储单元a两列两列分隔并分组，构成多个存储单元组(1～n)；其中每个所述存储单元a包括两个存储位以及位于每个存储位两侧的源漏区，其中，源漏区用位线连接，即源漏区即为所述位线。
67.字线组，所述字线组包括多条字线，每个所述存储单元a中的两个存储位均共享一条字线，且同一行中的多个存储单元a的字线均连在一起，以形成沿所述列方向排布的多条行字线wl1～wln；
68.位线组，所述位线组包括多条非共享位线和多条共享位线，每个存储单元组(1～n)中的位于同一行的两个存储单元a的非相邻存储位的非相邻源漏区分别连接一所述非共享位线，且同一存储单元组(1～n)中的位于同一列的所有所述非共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列非共享位线bla1～bla2n，而所述每个存储单元
组中的位于同一行的两个存储单元a的相邻存储位的相邻源漏区共用一条所述共享位线，且同一存储单元组(第1组～第n组)中的所有所述共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列共享位线blb1～blbn；
69.多层金属线层metaln，所述多层金属线层metaln至少包括沿平行于所述半导体衬底的方向自下而上依次设置的第一金属线层metal1、第二金属线层metal2、第三金属线层metal3。
70.需要说明的是，在本发明实施例中，针对每个存储单元a中的两个存储位的共享字线称为字线，然后，将位于同一行中的所有存储单元a的连接后的字线称为行字线；同理，利用相同的命名方法命名了所述非共享位线、共享位线、列非共享位线、列共享位线、控制栅、行控制栅线。
71.具体的，在本发明实施例中，所述同一行中的多个存储单元a中的位于奇数行的多个存储位所对应的控制栅连接在一起，且所述同一行中的多个存储单元a中的位于偶数行的多个存储位所对应的控制栅连接在一起，以形成沿所述列方向排布的多条行控制栅线cg1～cg2n。
72.在本实施例中，其首先是通过将多个具有共享字线的双存储位的存储单元，在沿行方向上两列两列分隔并分组，以形成沿行方向排布的第1组～第n组(存储单元组)，然后，将第1组～第n组中的每个存储单元组中的两个存储单元a中的4个存储位中的相邻两个存储位所对应的位线进行共享，然后，再将同一存储单元组中的所有所述共享位线沿所述列方向连在一起，即形成所述沿所述行方向排布的多条列共享位线blb1～blbn，例如，blb1是第1组存储单元组对应的列共享位线。同理，利用相同方法形成所述沿所述行方向排布的多条列非共享位线bla1～bla2n。
73.进一步的，在每一所述金属线层metaln上均包含多个金属线，且每一所述金属线层metaln均对应一距离参数pmn，所述距离参数为一所述金属线层metaln所包含的金属线的线宽和该金属线层上相邻两个金属线之间的间距；其中，所述第二金属线层metal2所对应的第二距离参数pm2与所述第三金属线层metal3所对应的第三距离参数pm3的取值相同，而所述第一金属线层metal1所对应的第一距离参数pm1与其二者不同。作为一种示例，所述距离参数pm1～pm3的取值范围为：0.08μm～0.4μm，即，所述距离参数pm1～pm3分别对应的是每层金属线层的最小尺寸pitch。
74.显然，在本发明实施例中所提供的共享字线的叠栅闪存阵列结构中，其所述行控制栅线和行字线wln的一半设置在一金属线层(第二金属线层)上，而其另一半则设置在另一金属线层(第三金属线层)，也就是说，本发明实施例中的，每个存储单元的面积在行方向上仅由1.5条所述列共享位线所在的第一金属线层上的金属线的最小间距决定，而其面积在列方向上仅由1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，因此，本发明实施例中的每一所述存储单元a中的一个存储位bit1或bit2的面积具体为：
75.s
1bit
＝1.15
×
pm1
×
pm2
76.其中，s
1bit
为每一所述存储单元a中的一存储位bit1或bit2的面积，pm1为所述第一金属线层metal1所对应的距离参数，pm2为所述第二金属线层metal2所对应的距离参数。
77.即，本发明实施例中所提供的共享字线的叠栅闪存阵列结构中的每个存储单元中的一个存储位的面积相较于现有技术中的1.5
×
pm1
×
pm2缩小到1.15
×
pm1
×
pm2，实现了
在同一工艺节点下，节省了25％的面积，有效缩减了共享字线的叠栅闪存阵列结构中每个存储单元的面积。
78.更进一步的，每个所述存储单元a分别形成在所述半导体衬底对应的一有源区上，相邻所述有源区被器件隔离结构所分割；所述共享字线的叠栅闪存阵列结构还具体可以包括多个共享金属插塞，所述共享金属插塞位于相邻两个所述有源区之间的器件隔离结构之上，以用于将属于同一行中的相邻两个存储单元的所述相邻源漏区与其对应的所述共享位线电性连接；
79.其中，在沿平行于所述行方向上，每一所述共享金属插塞的宽度均大于所述器件隔离结构在所述行方向上的宽度，且在沿垂直于所述半导体衬底的方向上，所述共享金属插塞和其所连接的所述相邻两个存储单元所对应的有源区的投影均有部分交叠。
80.需要说明的是，在本发明实施例中，为了和图5所示的存储单元a进行对应以及图示，所述图4中所对应的版图结构中也标识出了存储单元a所对应的版图位置。
81.综上所述，在本发明提出的用于采用krf光刻机所制造的共享字线的叠栅闪存阵列结构的共享字线的叠栅闪存阵列结构版图中，由于其每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少设置有一凸块图形，即在每一组有源区图形组中构成多对相对设置的凸块图形组，因此，只要控制每一对所述凸块图形之间的间隔距离s与krf光刻机的半波长的关系，就可以实现通过利用光学临近效应，让曝光后的每一所述有源区图形组中的两个有源区图形所对应形成的有源区的形状为h型，即让每一有源区图形组所对应形成的两个有源区通过其相对设置的凸块的曝光连接，在半导体衬底上形成多组两两有源区通过凸块连接形成的h型有源区组。
82.进一步的，由于利用本发明实施例中所提供的版图，可以在导体衬底上形成多组两两有源区通过凸块连接形成的h型有源区组，因此，针对每一h型有源区组上，其对应形成的共享金属插塞尽可能的落在有源区上而非器件隔离结构上。
83.进一步的，在本发明提出的适用于通过krf光刻机制造的共享字线的叠栅闪存阵列结构中，其多个具有共享字线的双存储位的存储单元，在沿行方向上两列两列分隔并分组，以构成多个存储单元组，而每个存储单元组中的位于同一行的两个存储单元的非相邻存储位的非相邻源漏区分别连接一所述非共享位线，且同一存储单元组中的位于同一列的所有所述非共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列非共享位线bla2n，而所述每个存储单元组中的位于同一行的两个存储单元的相邻存储位的相邻源漏区共用一条所述共享位线，且同一存储单元组中的所有所述共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列共享位线blbn，即，通过将两列两列分隔并分组的多个存储单元，以采用让两列存储单元共用一个列共享位线blbn的方式，实现闪存阵列中的每个存储单元的面积在行方向上仅由1.5条所述列共享位线blbn所在的第一金属线层上的金属线的最小间距决定，进而实现先在行方向上缩小存储单元所对应面积的宽度。
84.然后，再通过将两行两行分隔并分组的多个存储单元，以采用让两行所对应的4条行控制栅线和2条行字线wln中的一半设置在第二金属线层上，而其另一半则设置在第三金属线层的方式，实现闪存阵列中的每个存储单元的面积在列方向上仅由1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，进而实现在列方向上缩小存储单元所对应面积的长度，因此，本发明实施例中的每个存储单元中的一个存储位的面积相较于现
有技术中的1.5
×
pm1
×
pm2缩小到1.15
×
pm1
×
pm2，即，实现了在同一工艺节点下，节省了25％的面积，有效缩减了共享字线的叠栅闪存阵列结构中每个存储单元的面积。
85.因此，以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
86.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
87.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
88.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

技术特征：
1.一种共享字线的叠栅闪存阵列结构版图，其特征在于，包括：有源区版图，包括多条沿行方向平行间隔排布的有源区图形，所述多条有源区图形两列两列分隔并分组，以组成多组有源区图形组，且每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少还设置有一凸块图形；位线版图，包括多条沿所述行方向间隔排布的列非共享位线图形和多条列共享位线图形，每一所述有源区图形组中均设置有两个所述列非共享位线图形以及设置在该两个列非共享位线图形之间的一个所述列共享位线图形，其中所述列共享位线图形对准每个所述有源区图形组中的两个有源区图形之间的间隔区域。2.如权利要求1所述的共享字线的叠栅闪存阵列结构版图，其特征在于，制造所述共享字线的叠栅闪存阵列结构的光刻设备包括krf光刻机。3.如权利要求2所述的共享字线的叠栅闪存阵列结构版图，其特征在于，一所述有源区图形的侧面上所设置的所述凸块图形的数目与和其属于同一有源区图形组中的另一有源区图形的侧面上所设置的凸块图形的数目相同，以在每一所述有源区图形组中形成间隔距离为s的多对相对设置的凸块图形组。4.如权利要求3所述的共享字线的叠栅闪存阵列结构版图，其特征在于，每组所述凸块图形组中的两个凸块图形之间的间隔距离s均小于150nm。5.如权利要求1所述的共享字线的叠栅闪存阵列结构版图，其特征在于，还包括共享金属插塞版图，所述共享金属插塞版图包括多个共享金属插塞图形，所述共享金属插塞图形覆盖在每个所述有源区图形组中的两个所述有源区图形之间的间隔区域之上，以用于将形成在属于同一行且同一组中的两个有源区上的相邻两个存储单元的相邻源漏区和与其对应的列共享位线电性连接；其中，在沿所述行方向上，每一所述共享金属插塞图形的宽度均大于每一所述有源区图形组中的两个有源区图形之间的间隔区域在所述行方向上的宽度，且在沿垂直于所述有源区版图的方向上，所述共享金属插塞图形和其所覆盖的同一组中的两个所述有源区图形的投影均有部分交叠。6.如权利要求5所述的共享字线的叠栅闪存阵列结构版图，其特征在于，还包括第一金属线层版图，所述多条列非共享位线图形和多条列共享位线图形位于所述第一金属线层版图上，以作为所述第一金属线层版图上的多个第一金属线图形。7.如权利要求5所述的共享字线的叠栅闪存阵列结构版图，其特征在于，还包括字线版图，所述字线版图包括多条沿列方向间隔排布的行字线图形，每个所述行字线图形用于形成位于同一行中的多个所述有源区图形组上的多个存储单元以及每个所述存储单元中的两个存储位均共享的字线，所述列方向和所述行方向相互垂直。8.如权利要求7所述的共享字线的叠栅闪存阵列结构版图，其特征在于，还包括控制栅版图，所述控制栅版图包括多条沿所述列方向间隔排布的行控制栅线图形，其中位于同一行中的多个所述有源区图形组上的每个存储单元均设置有两条所述行控制栅线图形，以使在沿所述x方向上，所述共享字线的叠栅闪存阵列结构的结构版图上的所述行控制栅线图形的个数是所述行字线图形的个数的两倍。9.如权利要求8所述的共享字线的叠栅闪存阵列结构版图，其特征在于，还包括第二金属线层版图和第三金属线层版图，其中，所述共享字线的叠栅闪存阵列结构版图中的相邻
两行所述存储单元所对应的行控制栅线图形和行字线图形中的一半设置在所述第二金属线层版图上，而剩余的另一半所述行控制栅线图形和行字线图形则均设置在所述第三金属线层版图上。10.一种共享字线的叠栅闪存阵列结构，其特征在于，包括：多个存储单元，所述多个存储单元沿行方向和列方向阵列排布在半导体衬底上，所述多个存储单元两列两列分隔并分组，其中每个所述存储单元包括两个存储位以及位于每个存储位两侧的源漏区，所述行方向和所述列方向相互垂直；字线组，所述字线组包括多条字线，每个所述存储单元中的两个存储位均共享一条字线，且同一行中的多个存储单元的字线均连在一起，以形成沿所述列方向排布的多条行字线wln；位线组，所述位线组包括多条非共享位线和多条共享位线，每个存储单元组中的位于同一行的两个存储单元的非相邻存储位的非相邻源漏区分别连接一所述非共享位线，且同一存储单元组中的位于同一列的所有所述非共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列非共享位线blan，而所述每个存储单元组中的位于同一行的两个存储单元的相邻存储位的相邻源漏区共用一条所述共享位线，且同一存储单元组中的所有所述共享位线沿所述列方向连在一起，以形成沿所述行方向排布的多条列共享位线blbn。11.如权利要求10所述的共享字线的叠栅闪存阵列结构，其特征在于，每一所述存储位均包括一控制栅，而同一行中的多个存储单元中的位于奇数行的多个存储位所对应的控制栅连接在一起，且所述同一行中的多个存储单元中的位于偶数行的多个存储位所对应的控制栅连接在一起，以形成沿所述列方向排布的多条行控制栅线，并使在沿所述x方向上，所述共享字线的叠栅闪存阵列结构中的所述行控制栅线的总条数是所述行字线wln的总条数的两倍。12.如权利要求11所述的共享字线的叠栅闪存阵列结构，其特征在于，所述共享字线的叠栅闪存阵列结构还包括多层金属线层，所述多层金属线层至少包括沿平行于所述半导体衬底的方向自下而上依次设置的第一金属线层、第二金属线层、第三金属线层；其中，所述多条列非共享位线和多条列共享位线均设置在所述第一金属线层上，所述共享字线的叠栅闪存阵列结构的相邻两行所述存储单元所对应的行控制栅线和行字线wln的总条数中的一半设置在所述第二金属线层上，而剩余的另一半所述行控制栅线和行字线wln则均设置在所述第三金属线层上。13.如权利要求12所述的共享字线的叠栅闪存阵列结构，其特征在于，每一所述金属线层均包含多个金属线，且每一所述金属线层均对应一距离参数pmn，所述距离参数为一所述金属线层所包含的金属线的线宽和该金属线层上相邻两个金属线之间的间距；其中，所述第二金属线层所对应的第二距离参数pm2与所述第三金属线层所对应的第三距离参数pm3的取值相同。14.如权利要求13所述的共享字线的叠栅闪存阵列结构，其特征在于，所述距离参数的取值范围为：0.08μm～0.4μm。15.如权利要求14所述的共享字线的叠栅闪存阵列结构，其特征在于，每一所述存储单元中的一个存储位的面积为：s
1bit
＝1.15
×
pm1
×
pm2
其中，s
1bit
为每一所述存储单元中的一存储位的面积，pm1为所述第一金属线层所对应的距离参数，pm2为所述第二金属线层所对应的距离参数。16.如权利要求10所述的共享字线的叠栅闪存阵列结构，其特征在于，每个所述存储单元分别形成在所述半导体衬底对应的一有源区上，相邻所述有源区被形成在其二者之间的间隔区域中的器件隔离结构所分割；所述共享字线的叠栅闪存阵列结构还包括多个共享金属插塞，所述共享金属插塞位于相邻两个所述有源区之间的器件隔离结构之上，以用于将属于同一行中的相邻两个存储单元的所述相邻源漏区与其对应的所述共享位线电性连接；其中，在沿所述行方向上，每一所述共享金属插塞的宽度均大于所述器件隔离结构在所述行方向上的宽度，且在沿垂直于所述半导体衬底的方向上，所述共享金属插塞和其所连接的所述相邻两个存储单元所对应的有源区的投影均有部分交叠。

技术总结
本发明提供了一种共享字线的叠栅闪存阵列结构及其版图。具体的，在本发明提出的适用于KrF光刻机的阵列结构版图中，由于其每组所述有源区图形组中的一有源区图形在靠近该组中的另一有源区图形的一侧面上至少设置有一凸块图形，即在每一组有源区图形组中构成多对相对设置的凸块图形组，因此，只要控制每一对所述凸块图形之间的间隔距离S与KrF光刻机的半波长的关系，就可以实现利用光学临近效应，让曝光后的每一有源区图形组中的两个有源区图形所对应形成的有源区的形状为H型，即让每一有源区图形组形成的两个有源区通过凸块的曝光连接，在衬底上形成多组H型的两两有源区组，进而使共享金属插塞尽可能的落在有源区上而非器件隔离结构上。而非器件隔离结构上。而非器件隔离结构上。


技术研发人员：王卉
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.07.28
技术公布日：2023/9/22