LDMOS器件及形成方法与流程

ldmos器件及形成方法
技术领域
1.本发明涉及半导体技术领域，特别涉及一种ldmos器件及形成方法。


背景技术：

2.在垂直双扩散金属氧化物半导体场效应晶体管(vertical double-diffused metal oxide semiconductor field effect transistor，vdmos)与横向双扩散型场效应晶体管(lateral double-diffused mos，ldmos)集成工艺平台中，需要在重掺杂衬底和外延层上同时制备vdmos和ldmos两种器件。但是在此集成工艺平台中，受限于vdmos性能要求，衬底与外延层杂质掺杂浓度都很高、外延层厚度不能太厚以及衬底在某些工作状态下会加高压，因此，ldmos的纵向隔离难以保证。为了保证纵向足够耐压，漂移区的掺杂浓度要比较低，但会导致ldmos电流特性不佳，漏极电流(id)和漏电压(vd)曲线上翘，开态击穿电压(on breakdown voltage，on bv)较差。


技术实现要素：

3.本发明的目的在于提供一种ldmos器件及形成方法，以解决漏极电流和漏电压曲线上翘，开态击穿电压较差的问题。
4.为解决上述技术问题，本发明提供一种ldmos器件，包括：
5.衬底，所述衬底上形成有漂移区和与所述漂移区相邻的沟道区，所述漂移区内形成有第一浅沟槽隔离结构；
6.栅极，所述栅极从部分所述沟道区上延伸至部分所述漂移区上并覆盖部分所述第一浅沟槽隔离结构；
7.漏区，位于所述第一浅沟槽隔离结构远离所述栅极的一侧的所述漂移区中且与所述第一浅沟槽隔离结构具有预定距离；
8.补偿区，位于所述漂移区底部且与所述漏区相对应，以使所述漏区下的耗尽区向上扩展。
9.可选的，所述补偿区位于所述漂移区的电流主通路下方。
10.可选的，所述漏区与所述第一浅沟槽隔离结构远离所述栅极的一侧的预定距离为0.3微米至1微米。
11.可选的，所述漏区与所述漂移区的导电类型相同，所述补偿区的导电类型与所述漏区、所述漂移区的导电类型相反。
12.基于同一发明构思，本发明还提供一种ldmos器件的形成方法，包括：
13.提供一衬底，所述衬底上形成有漂移区和与所述漂移区相邻的沟道区，所述漂移区内形成有第一浅沟槽隔离结构；
14.形成栅极，所述栅极从部分所述沟道区上延伸至部分所述漂移区上并覆盖部分所述第一浅沟槽隔离结构；
15.形成补偿区，所述补偿区位于所述漂移区底部且与漏区相对应，以使所述漏区下
的耗尽区向上扩展；
16.形成漏区，所述漏区位于所述第一浅沟槽隔离结构远离所述栅极的一侧的所述漂移区中且与所述第一浅沟槽隔离结构具有预定距离，以及所述补偿区和所述漏区的形成工艺中使用同一块掩模版。
17.可选的，采用离子注入工艺形成补偿区，所述补偿区位于所述漂移区的电流主通路下方。
18.可选的，采用离子注入工艺形成漏区，所述漏区与所述第一浅沟槽隔离结构远离所述栅极的一侧的预定距离为0.3微米至1微米。
19.可选的，所述漏区与所述漂移区的导电类型相同，所述补偿区的导电类型与所述漏区、所述漂移区的导电类型相反。
20.可选的，在所述沟道区执行离子注入工艺以形成源区和源极接触区。
21.可选的，所述源区和所述源极接触区通过所述沟道区内的第二浅沟槽隔离结构隔离。
22.在本发明提供的一种ldmos器件及形成方法中，ldmos器件通过将漏区设置在第一浅沟槽隔离结构远离栅极的一侧的漂移区中且与第一浅沟槽隔离结构具有预定距离；电流通路不再集中在第一浅沟槽隔离结构右下角，碰撞电离强度减弱，能够有效抑制id-vd电流曲线的上翘，提高开态击穿电压。以及在所述漂移区底部设置补偿区，且与漏区相对应，以使漏区下的耗尽区向上扩展。漏区下方的漂移区内设置补偿区增强了纵向耗尽的能力，提高了纵向关态击穿电压。ldmos器件的形成方法中，补偿区和漏区的形成工艺中使用同一块掩模版，因此在不损失器件性能并且不增加光刻层以及光刻成本的情况下，本发明同时完成了开态击穿电压和纵向关态击穿电压的优化。
附图说明
23.本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
24.图1是本发明实施例的ldmos器件的结构示意图。
25.图2是本发明实施例的实验一中的对照组中的ldmos器件的电流通路示意图。
26.图3是本发明实施例的实验一中的实验组中的ldmos器件的电流通路示意图。
27.图4是本发明实施例的实验一中的ldmos器件导通状态的id-vd曲线图。
28.图5是本发明实施例的实验二中的对照组中的ldmos器件的耗尽区示意图。
29.图6是本发明实施例的实验二中的实验组中的ldmos器件的耗尽区示意图。
30.图7是本发明实施例的实验二中的对照组中的ldmos器件的电流通路示意图。
31.图8是本发明实施例的实验二中的实验组中的ldmos器件的电流通路示意图。
32.图9是本发明实施例的实验二中的ldmos器件关断状态的id-vd曲线图。
33.图10是本发明实施例的实验三中的ldmos器件导通状态的id-vd曲线图。
34.图11是本发明实施例的实验三中的ldmos器件关断状态的id-vd曲线图。
35.图12是本发明实施例的ldmos器件的形成方法流程图。
36.图13至图16是本发明实施例的ldmos器件的形成方法对应步骤的结构示意图。
37.附图中：
38.10-衬底；11-阱区；12-漂移区；12a-第一浅沟槽隔离结构；12b-漏区；12c-补偿区；12d-耗尽区；12e-电流主通路；13-沟道区；13a-第二浅沟槽隔离结构；13b-源区；13c-源极接触区；14-栅氧化层；15-栅极；16-侧墙。
具体实施方式
39.为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
40.如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
41.图1是本发明实施例的ldmos器件的结构示意图。如图1所示，本实施例提供一种ldmos器件，包括：衬底10，所述衬底10为第一导电类型，所述衬底10上形成有第二导电类型的阱区11，第一导电类型与第二导电类型不同，在本实施例中，以第一导电类型为n型，第二导电类型为p为例，衬底10为n型，n型衬底的材料可以是任意合适的衬底材料，例如硅、锗、绝缘体上硅、硅锗或砷化镓等等。阱区11为p型阱区。
42.所述阱区11上形成有漂移区12和与所述漂移区12相邻的沟道区13，所述漂移区12为n型漂移区，漂移区12可以是通过外延生长工艺形成在n+衬底10上的n-外延层，也可以是通过离子注入工艺等形成的离子注入层。所述沟道区13为p型掺杂，可以是通过离子注入工艺等形成的离子注入层。所述漂移区12内形成有第一浅沟槽隔离结构12a，以隔离栅极15和漏区12b。所述沟道区13内形成有第二浅沟槽隔离结构13a，以隔离源区13b和源极接触区13c。沟道区13和漂移区12上形成有栅极15，所述栅极15从部分所述沟道区13上延伸至部分所述漂移区12上并覆盖部分所述第一浅沟槽隔离结构12a。
43.所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的所述漂移区12中形成有漏区12b，且漏区12b与所述第一浅沟槽隔离结构12a具有预定距离；较佳的，所述漏区12b与所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的预定距离例如是0.3微米至1微米。
44.图2是本发明实施例的实验一中的对照组中的ldmos器件的电流通路示意图。图3是本发明实施例的实验一中的实验组中的ldmos器件的电流通路示意图。图4是本发明实施例的实验一中的ldmos器件导通状态的id-vd曲线图。
45.发明人设置了实验一，实验一为单一变量实验，变量为漏区12b与所述第一浅沟槽
隔离结构12a具有预定距离对ldmos器件的电性能的影响。实验一设置有对照组和实验组。对照组为漏区12b和第一浅沟槽隔离结构12a邻接。实验组为本实施例中的漏区12b与所述第一浅沟槽隔离结构12a具有预定距离。图2和图3对比可知，本实施例中，通过移动漏区12b的位置，电流通路不再集中在第一浅沟槽隔离结构12a右下角，碰撞电离减弱，可以有效抑制电流曲线的上翘，提高开态击穿电压(on bv)。图4中，横轴为漏区12b加的电压，单位为伏特(v)，纵轴为导通状态下的电流，单位为安培(a)。可知，实验组的电流曲线上翘幅度明显低于对照组的电流曲线的上翘幅度。本实施例中，通过移动漏区12b的位置，可以有效抑制电流曲线的上翘，提高开态击穿电压。
46.图5是本发明实施例的实验二中的对照组中的ldmos器件的耗尽区示意图。图6是本发明实施例的实验二中的实验组中的ldmos器件的耗尽区示意图。图7是本发明实施例的实验二中的对照组中的ldmos器件的电流通路示意图。图8是本发明实施例的实验二中的实验组中的ldmos器件的电流通路示意图。图9是本发明实施例的实验二中的ldmos器件关断状态的id-vd曲线图。
47.发明人设置了实验二，实验二为单一变量实验，变量为漏区12b下设置补偿区12c对ldmos器件的电性能的影响。实验二设置有对照组和实验组。对照组为漏区12b和第一浅沟槽隔离结构12a邻接且下方无补偿区。实验组为漏区12b和第一浅沟槽隔离结构12a邻接且下方设置补偿区12c。
48.所述漂移区12底部形成有补偿区12c，且补偿区12c与所述漏区12b相对应，以使所述漏区12b的耗尽区12d向上扩展。所述漂移区12和所述漏区12b的导电类型为n型，阱区11的导电类型为p型，在ldmos关断状态下，所述漂移区的n型离子与所述阱区11内的p型离子互相耗尽，但是由于漏区12b内的n+离子掺杂浓度较高，无法耗尽，因此，耗尽区无法向上扩展，所述纵向耐压低。本实施例中，通过在漂移区12内离子注入形成补偿区12c，所述补偿区12c的导电类型与所述漏区12b、所述漂移区12的导电类型相反。所述补偿区12c的导电类型例如是p型，注入的离子例如是硼离子。因此，在补偿区12c处形成pn结，p型离子和n型离子互相耗尽，增加n型离子的耗尽，将耗尽区向上扩展，增加纵向耐压。由图5和图6对比可知，补偿区12c可以使漏区12b下方的耗尽区12d向上扩展，以使提升关断状态下的击穿电压。图7和图8对比可知，在导通状态下，所述补偿区12c内的p型离子会影响ldmos器件的电流，因此，将所述补偿区12c设置在电流主通路12e下方，也即补偿区12c不在电流主通路12e上，对ldmos器件的电流特性影响很小。图9中，横轴为漏区12b加的电压，单位为伏特(v)，纵轴为关断状态下的电流，单位为安培(a)。由图9可知，关态击穿电压提升了约5v，提高了ldmos器件的纵向耐压。
49.图10是本发明实施例的实验三中的ldmos器件导通状态的id-vd曲线图。图11是本发明实施例的实验三中的ldmos器件关断状态的id-vd曲线图。
50.发明人设置了实验三，实验三设置有对照组和实验组1、实验组2和实验组3。对照组为漏区12b和第一浅沟槽隔离结构12a邻接且下方无补偿区。实验组1为漏区12b右移，漏区12b与第一浅沟槽隔离结构12a具有预定距离。实验组2为漏区12b和第一浅沟槽隔离结构12a邻接且下方设置补偿区。实验组3为漏区12b右移，漏区12b与第一浅沟槽隔离结构12a具有预定距离且漏区12b下方设置有补偿区12c。实验三为doe实验，变量为漏区12b与第一浅沟槽隔离结构12a具有预定距离和漏区12b下设置补偿区12c，以及两个变量共同对ldmos器
件的电性能的影响。图10中，横轴为漏区12b加的电压，单位为伏特(v)，纵轴为导通状态下的电流，单位为安培(a)。图11中，横轴为漏区12b加的电压，单位为伏特(v)，纵轴为关断状态下的电流，单位为安培(a)。由图10和图11可知，漏区12b下方增加补偿区12c可以增加纵向关态击穿电压，但是影响电流特性；漏区12b右移，漏区12b与第一浅沟槽隔离结构12a距离为0.3微米至1微米可以优化电流特性，并增加开态击穿电压；综合以上两种措施，可以使器件的开态击穿电压和纵向关态击穿电压均获得比较明显的提升。
51.图12是本发明实施例的ldmos器件的形成方法流程图。如图12所示，本实施例还提供一种ldmos器件的形成方法，包括：
52.步骤s10，提供一衬底，所述衬底上形成有漂移区和与所述漂移区相邻的沟道区，所述漂移区内形成有第一浅沟槽隔离结构；
53.步骤s20，形成栅极，所述栅极从部分所述沟道区上延伸至部分所述漂移区上并覆盖部分所述第一浅沟槽隔离结构；
54.步骤s30，形成补偿区，所述补偿区位于所述漂移区底部且与漏区相对应，以使所述漏区下的耗尽区向上扩展；
55.步骤s40，形成漏区，所述漏区位于所述第一浅沟槽隔离结构远离所述栅极的一侧的所述漂移区中且与所述第一浅沟槽隔离结构具有预定距离，以及所述补偿区和所述漏区的形成工艺中使用同一块掩模版。
56.图13至图16是本发明实施例的ldmos器件的形成方法对应步骤的结构示意图。下面结合图13至图16详细介绍ldmos器件的形成过程。
57.如图13所示，提供一衬底10，所述衬底10为第一导电类型，所述衬底10上形成有第二导电类型的阱区11，第一导电类型与第二导电类型不同，在本实施例中，以第一导电类型为n型，第二导电类型为p为例，衬底10为n型，n型衬底的材料可以是任意合适的衬底材料，例如硅、锗、绝缘体上硅、硅锗或砷化镓等等。阱区11为p型阱区。所述衬底10上形成有漂移区12以及与所述漂移区12相邻的沟道区13。漂移区12可以是通过外延生长工艺形成在n+衬底10上的n-外延层，也可以是通过离子注入工艺等形成的离子注入层。所述沟道区13为p型掺杂，可以是通过离子注入工艺等形成的离子注入层。所述漂移区12内形成有第一浅沟槽隔离结构12a，以隔离栅极15和漏区12b。所述沟道区13形成有第二浅沟槽隔离结构13a，用于隔离源区13b和源极接触区13c。
58.如图14所示，形成栅极15，所述栅极15从部分所述沟道区13上延伸至部分所述漂移区12上并覆盖部分所述第一浅沟槽隔离结构12a。具体的，在形成栅极15之前，采用化学气相沉积工艺或者热氧化工艺形成栅氧化层14，所述栅氧化层14位于从部分所述沟道区13上延伸至部分所述漂移区12上并覆盖部分所述第一浅沟槽隔离结构12a。采用化学气相沉积工艺形成栅极材料层，并对栅极材料层进行刻蚀以形成栅极15，所述栅极15从部分所述沟道区13上延伸至部分所述漂移区12上并覆盖部分所述第一浅沟槽隔离结构12a。在形成栅极15之后，形成侧墙16，侧墙16覆盖栅极15的侧壁，用于保护所述栅极15的侧壁。
59.如图15所示，形成补偿区12c，所述补偿区12c位于所述漂移区12底部且与漏区12b相对应，以使所述漏区12b的耗尽区12d向上扩展。具体的，所述漂移区12和所述漏区12b的导电类型为n型，阱区11的导电类型为p型，在ldmos关断状态下，所述漂移区12的n型离子与所述阱区11内的p型离子互相耗尽，形成耗尽区12d，但是由于漏区12b内的n+离子掺杂浓度
较高，无法耗尽，因此，耗尽区12d无法向上扩展，所述纵向耐压低。本实施例中，对所述漂移区12执行离子注入工艺，在漂移区12底部形成补偿区12c。所述离子注入工艺中的离子类型例如是p型离子，所述离子例如是硼离子。所述硼离子的注入浓度和漂移区中的n型离子的浓度相当。因此，在补偿区12c处形成pn结，p型离子和n型离子互相耗尽，增加n型离子的耗尽，将耗尽区12d向上扩展，增加纵向耐压。在导通状态下，所述补偿区12c内的p型离子会影响ldmos器件的电流，因此，将所述补偿区12c设置在电流主通路12e下方，以避免影响ldmos器件的电流特性。
60.如图16所示，形成漏区12b，所述漏区12b位于所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的所述漂移区12中且与所述第一浅沟槽隔离结构12a具有预定距离。可以采用离子注入工艺形成漏区12b，所述漏区12b与所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的预定距离为0.3微米至1微米。离子注入的离子类型为n型，即所述漏区与所述漂移区的导电类型相同，均为n型，但漏区12b的离子浓度大于漂移区12的离子浓度，即漂移区12为n-区域，漏区12b为n+区域。研究发现，所述漏区12b与所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的距离超过0.3微米，有效抑制电流曲线的上翘，提高开态击穿电压。但考虑ldmos器件的大小，因此，所述漏区12b与所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的距离不超过1微米。所述漏区12b与所述第一浅沟槽隔离结构12a远离所述栅极15的一侧的距离还可以是0.5微米、0.7微米以及0.9微米。
61.形成所述补偿区12c和所述漏区12b的离子注入工艺中使用同一块掩模版，因此在不损失器件性能并且不增加光刻层以及光刻成本的情况下，本实施例同时完成了开态击穿电压和纵向关态击穿电压的优化。
62.继续参考图16，在漂移区内形成漏区12b时，在沟道区13内采用离子注入工艺形成源区13b以及源极接触区13c，源区13b以及源极接触区13c通过沟道区的第二浅沟槽隔离结构13a隔离。源区13b的离子注入类型为n+型，源极接触区13c的离子注入类型为p+型，以减小源极与接触区的接触电阻。
63.综上可见，在本发明实施例提供的一种ldmos器件及形成方法中，ldmos器件通过将漏区设置在第一浅沟槽隔离结构远离栅极的一侧的所述漂移区中且与第一浅沟槽隔离结构具有预定距离；电流通路不再集中在第一浅沟槽隔离结构右下角，碰撞电离强度减弱，能够有效抑制id-vd电流曲线的上翘，提高开态击穿电压。以及在所述漂移区底部设置补偿区，且与漏区相对应，以使漏区下的耗尽区向上扩展。漏区下方的漂移区内设置补偿区增强了纵向耗尽的能力，提高了纵向关态击穿电压。ldmos器件的形成方法中，形成补偿区和漏区的离子注入工艺中使用同一块掩模版，因此在不损失器件性能并且不增加光刻层以及光刻成本的情况下，本发明实施例同时完成了开态击穿电压和纵向关态击穿电压的优化。
64.此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

技术特征：
1.一种ldmos器件，其特征在于，包括：衬底，所述衬底上形成有漂移区和与所述漂移区相邻的沟道区，所述漂移区内形成有第一浅沟槽隔离结构；栅极，所述栅极从部分所述沟道区上延伸至部分所述漂移区上并覆盖部分所述第一浅沟槽隔离结构；漏区，位于所述第一浅沟槽隔离结构远离所述栅极的一侧的所述漂移区中且与所述第一浅沟槽隔离结构具有预定距离；补偿区，位于所述漂移区底部且与所述漏区相对应，以使所述漏区下的耗尽区向上扩展。2.根据权利要求1所述的ldmos器件，其特征在于，所述补偿区位于所述漂移区的电流主通路下方。3.根据权利要求1所述的ldmos器件，其特征在于，所述漏区与所述第一浅沟槽隔离结构远离所述栅极的一侧的预定距离为0.3微米至1微米。4.根据权利要求1所述的ldmos器件，其特征在于，所述漏区与所述漂移区的导电类型相同，所述补偿区的导电类型与所述漏区的导电类型、所述漂移区的导电类型相反。5.一种ldmos器件的形成方法，其特征在于，包括：提供一衬底，所述衬底上形成有漂移区和与所述漂移区相邻的沟道区，所述漂移区内形成有第一浅沟槽隔离结构；形成栅极，所述栅极从部分所述沟道区上延伸至部分所述漂移区上并覆盖部分所述第一浅沟槽隔离结构；形成补偿区，所述补偿区位于所述漂移区底部且与漏区相对应，以使所述漏区下的耗尽区向上扩展；形成漏区，所述漏区位于所述第一浅沟槽隔离结构远离所述栅极的一侧的所述漂移区中且与所述第一浅沟槽隔离结构具有预定距离，以及所述补偿区和所述漏区的形成工艺中使用同一块掩模版。6.根据权利要求5所述的ldmos器件的形成方法，其特征在于，采用离子注入工艺形成补偿区，所述补偿区位于所述漂移区的电流主通路下方。7.根据权利要求5所述的ldmos器件的形成方法，其特征在于，采用离子注入工艺形成漏区，所述漏区与所述第一浅沟槽隔离结构远离所述栅极的一侧的预定距离为0.3微米至1微米。8.根据权利要求5所述的ldmos器件的形成方法，其特征在于，所述漏区与所述漂移区的导电类型相同，所述补偿区的导电类型与所述漏区的导电类型、所述漂移区的导电类型相反。9.根据权利要求5所述的ldmos器件的形成方法，其特征在于，在所述沟道区执行离子注入工艺以形成源区和源极接触区。10.根据权利要求9所述的ldmos器件的形成方法，其特征在于，所述源区和所述源极接触区通过所述沟道区内的第二浅沟槽隔离结构隔离。

技术总结
本发明提供一种LDMOS器件及形成方法，LDMOS器件通过将漏区设置在第一浅沟槽隔离结构远离栅极的一侧的漂移区中且与第一浅沟槽隔离结构具有预定距离；电流通路不再集中在第一浅沟槽隔离结构右下角，碰撞电离强度减弱，能够有效抑制Id-Vd电流曲线的上翘，提高开态击穿电压。以及在所述漂移区底部设置补偿区，且与漏区相对应，以使漏区下的耗尽区向上扩展。漏区下方的漂移区内设置补偿区增强了纵向耗尽的能力，提高了纵向关态击穿电压。LDMOS器件的形成方法中，补偿区和漏区的形成工艺中使用同一块掩模版，因此在不损失器件性能并且不增加光刻层以及光刻成本的情况下，本发明同时完成了开态击穿电压和纵向关态击穿电压的优化。化。化。


技术研发人员：陈云骢 钱文生 刘冬华 蔡晓晴
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.07.28
技术公布日：2023/9/22