阵列基板、显示面板和显示设备的制作方法

1.本技术涉及工程机械技术领域，具体涉及一种阵列基板、显示面板和显示设备。


背景技术：

2.有机发光显示(organic light-emitting display，oled)器件是一种具有高亮度、全视角、响应速度快、可柔性显示等一系列优点的自发光器件。现有的oled显示器件的像素电路通常采用7t1c的形式，因此，存在版图占有面积较大，实现高分辨率困难的问题。


技术实现要素：

3.有鉴于此，本技术致力于提供一种阵列基板、显示面板和显示设备，能够有效减少版图占用面积，提高单位像素密度，实现高分辨率显示。
4.本技术的第一方面提供一种阵列基板，包括：驱动阵列层；
5.所述驱动阵列层包括设置在基板上的至少一组晶体管结构；
6.所述晶体管结构至少包括第一晶体管和第二晶体管，第一晶体管包括第一栅极和第一有源层，第二晶体管包括第二栅极和第二有源层；
7.所述第二有源层在所述基板上的正投影、所述第二栅极子啊所述基板上的正投影、所述第一栅极在所述基板上的正投影和所述第一有源层在基板上的正投影至少部分重合。
8.可选地，所述第一栅极和所述第二栅极位于所述第一有源层和所述第二有源层之间，且所述第一栅极和所述第二栅极同层设置。
9.可选地，所述第一栅极复用为所述第二栅极。
10.可选地，所述驱动阵列层包括多个像素驱动电路；
11.所述像素驱动电路包括所述第一晶体管和所述第二晶体管，所述第一栅极和所述第二栅极与同一信号线电连接。
12.可选地，所述信号线包括：发光控制信号线和/或扫描信号线。
13.可选地，所述第一晶体管还包括第一源极和第一漏极，位于所述第一有源层远离所述基板的一侧；
14.可选地，所述第二晶体管包括第二源极和第二漏极，位于所述第二有源层靠近所述基板的一侧；
15.可选地，所述第一晶体管还包括第一栅极绝缘层和第一绝缘层；所述第一栅极绝缘层位于所述第一栅极与所述第一有源层之间；所述第一漏极和所述第一源极分别通过所述第一绝缘层的第一过孔和第二过孔与所述第一有源层连接；
16.可选地，所述第二晶体管还包括第二栅极绝缘层和第二绝缘层；所述第二栅极绝缘层位于所述第二栅极与所述第二有源层之间；所述第二漏极和所述第二源极分别通过所述第二绝缘层的第三过孔和第四过孔与所述第二有源层连接。
17.可选地，所述第二晶体管还包括自对准层；
18.所述第二绝缘层包括第二电容绝缘层和第二层间介质层；
19.所述第二电容绝缘层设置在所述第二有源层背离所述基板的一侧；所述自对准层设置在所述第二电容绝缘层背离所述第二有源层的一侧；所述第二层间介质层设置在所述自对准层背离所述第二电容绝缘层的一侧。
20.可选地，所述第一栅极和所述第二栅极位于所述第一有源层和所述第二有源层之间，所述第一栅极位于所述第二栅极与所述第一有源层之间；所述第一栅极和所述第二栅极连接；所述第一有源层和所述第二有源层连接。
21.本技术的第二方面还提供一种显示面板，包括如本技术的第一方面所述的阵列基板。
22.本技术的第三方面还提供一种显示设备，包括如本技术的第二方面所述的显示面板。
23.本技术的方案中，阵列基板包括驱动阵列层，驱动阵列层可以包括设置基板上的至少一组晶体管结构，晶体管结构至少可以包括第一晶体管和第二晶体管，第一晶体管包括第一栅极和第一有源层，第二晶体管可以包括第二栅极和第二有源层，其中，第二有源层在基板上的正投影、第二栅极在基板上的正投影、第一栅极在基板上的正投影和第一有源层在基板上的正投影至少部分重合。如此，将多个晶体管进行上下结构上的堆叠，以构成晶体管结构，可以有效缩小晶体管在水平方向上的占用面积，达到减小版图面积、提高单位像素密度的作用，从而实现高分辨率显示。
附图说明
24.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1是现有技术中的一种7t1c的像素驱动电路示意图。
26.图2是本技术一个实施例提供的一种阵列基板的结构示意图。
27.图3是本技术另一个实施例提供的一种阵列基板的结构示意图。
28.图4是本技术另一个实施例提供的一种阵列基板的结构示意图。
29.图5是本技术另一个实施例提供的一种阵列基板的结构示意图。
30.图6是本技术另一个实施例提供的一种阵列基板的结构示意图。
31.图7是本技术另一个实施例提供的一种阵列基板的结构示意图。
32.图8是本技术另一个实施例提供的一种阵列基板的结构示意图。
33.图9是本技术另一个实施例提供的一种像素驱动电路的示意图。
34.图10是本技术一个实施例提供的一种显示设备的结构示意图。
具体实施方式
35.除非另外定义，本说明书实施例使用的技术术语或者科学术语应当为本说明书所属领域内具有一般技能的人士所理解的通常意义。本说明书实施例使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来避免构成要素的混同而
设置的。
36.除非上下文另有要求，否则，在整个说明书中，“多个”表示“至少两个”，“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本说明书的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。
37.下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。
38.如图1所示是一种7t1c的像素驱动电路示意图，7t1c是指7个晶体管(t1～t7)和1个电容(c1)，主要用于驱动oled发光。目前，7t1c是oled显示器件的主要像素电路结构，然而，受多个晶体管的影响，7t1c的像素驱动电路需要占用较大的版图面积，很难实现高像素密度产品的走线设计。
39.基于此，本技术提供了一种减少像素驱动电路对版图的占用面积的方案，通过将驱动阵列层的晶体管结构中，第一晶体管的第一栅极和第一有源层，以及第二晶体管的第二栅极和第二有源层层叠设置，可以实现了第一晶体管和第二晶体管在版图上的上下结构堆叠，从而有效减少了像素驱动电路对版图面积的占用，提升了单位像素密度，实现了高分辨率显示。
40.具体的，作为本技术公开内容的一种可选实现，本技术实施例提供了一种阵列基板。图2是本技术一个实施例提供的一种阵列基板的结构示意图，如图2所示，该阵列基板可以包括：驱动阵列层p。
41.驱动阵列层p可以包括设置在基板u上的至少一组晶体管结构a。
42.需要说明的是，在晶体管结构a的数量为多个时，多个晶体管结构a可以是在基板u上依次排列设置，也可以是在基板u上层叠设置。在多个晶体管结构a在基板u上层叠设置时，可以进一步缩小像素驱动电路对版图面积的占用，提升像素分辨率。
43.应用时，晶体管结构a在基板上的设置方式可以根据实际需求进行设置，此处不做具体限定。
44.图3是本技术另一个实施例提供的一种阵列基板的结构示意图。如图3所示，晶体管结构a至少可以包括第一晶体管t01和第二晶体管t02，第一晶体管t01可以包括第一栅极g1和第一有源层p-si-1，第二晶体管t02可以包括第二栅极g2和第二有源层p-si-2；第二有源层p-si-2在基板u上的正投影、第二栅极g2在基板u上的正投影、第一栅极g1在基板u上的正投影和第一有源层p-si-1在基板u上的正投影至少部分重合。
45.其中，第一晶体管t01和第二晶体管t02均可以是薄膜晶体管。第一有源层p-si-1和第二有源层p-si-2均可以是p型多晶硅。
46.基于此，本技术的实施例中，通过第二有源层p-si-2、第二栅极g2、第一栅极g1和第一有源层p-si-1在基板u上层叠设置，构建了层叠设置的第一晶体管t01和第二晶体管t02，由至少两个层叠设置的晶体管构成的晶体管结构来实现oled显示器件的像素电路，可以有效节省版图面积，提升像素密度，为实现高分辨率显示提供便利。
47.需要理解的是，晶体管结构a中的晶体管数量可以根据实际需求进行设置，此处不作限定。并且，同一个晶体管结构中，相邻层叠设置的晶体管之间可以对称层叠设置，也可以直接排列层叠设置。图3所示即为对称层叠设置的晶体管结构，图4所示即为直接排列层叠设置的晶体管结构。
48.具体地，如图3所示，第一晶体管t01还可以包括第一源极s-1和第一漏极d-1，位于第一有源层p-si-1靠近基板u的一侧；第二晶体管t02还可以包括第二源极s-2和第二漏极d-2，位于第二有源层p-si-2远离基板u的一侧；第一栅极g1和第二栅极g2可以位于第一有源层p-si-1和第二有源层p-si-2之间。如图4所示，第一源极s-1和第一漏极d-1，位于第一有源层p-si-1远离基板u的一侧；第二源极s-2和第二漏极d-2，位于第二有源层p-si-2远离基板u的一侧；第一栅极g1位于第一有源层p-si-1和第二有源层p-si-2之间，第二栅极g2位于第二有源层p-si-2背离基板u的一侧。
49.图5是本技术另一个实施例提供的一种阵列基板的结构示意图。如图5所示，第一晶体管t01的第一栅极g1和第二晶体管t02的第二栅极g2位于第一有源层p-si-1和第二有源层p-si-2之间，并且，第一栅极g1和第二栅极g2同层设置。
50.将第一栅极g1和第二栅极g2同层设置，可以降低晶体管结构的厚度，进而降低阵列基板厚度。
51.应用时，同层设置的第一栅极g1和第二栅极g2可以连接相同的信号线，也可以连接不同的信号线。也即，第一晶体管和第二晶体管可以被同一信号线控制，也可以被不同的信号线控制。将第一栅极g1和第二栅极g2同层设置，不仅能够降低晶体管结构的厚度，还可以节省走线数量。
52.当然，本技术并不仅限于此，在一些其他的实施例中，为了进一步减少走线数量，节约成本，第一栅极可以复用为第二栅极，即第一晶体管t01和第二晶体管t02可以共用同一个栅极。
53.图6是本技术另一个实施例提供的一种阵列基板的结构示意图。其中，第一晶体管t01和第二晶体管t02共用同一个栅极m1，如此，第一晶体管t01和第二晶体管t02可以接收相同的控制信号，也即，第一晶体管t01和第二晶体管t02被同一控制信号控制。具体的，第一晶体管t01和第二晶体管t02可以通过施加在栅极m1上的信号而同时导通或阻断。
54.本技术的一些实施例中，驱动阵列层可以包括多个像素驱动电路。像素驱动电路至少可以包括第一晶体管t01和所述第二晶体管t02，第一栅极和第二栅极与同一信号线电连接。
55.需要理解的是，第一晶体管t01的第一栅极g1和第二晶体管t02的第二栅极g2与同一信号线电连接，说明第一晶体管t01和第二晶体管t02被同一控制信号控制。并且，第一晶体管t01和第二晶体管t02层叠设置。基于此，在应用时，可以将像素驱动电路中具有相同栅极连接电位的晶体管进行结构上的堆叠，以构成晶体管结构a，并将晶体管结构a中具有相同栅极连接电位的晶体管的栅极与同一信号线电连接。
56.其中，信号线可以包括：发光控制信号线和/或扫描信号线。
57.例如，如图1所示的像素驱动电路，s1-s3为扫描信号线，em为发光控制信号线。数据写入晶体管t2和补偿晶体管t3，在数据写入阶段，栅极同时接收扫描信号线s2传输的相同的信号，则可以将t2和t3分别作为第一晶体管t01和第二晶体管t02；发光控制晶体管t5
和t6，在发光阶段，栅极接收发光控制信号线em传输的相同的信号以实现导通，向发光器件oled的阳极充电，则可以将t5和t6分别作为第一晶体管t01和第二晶体管t02。
58.本技术的一些实施例中，第一晶体管t01和第二晶体管t02可以是底栅结构的晶体管。如图6所示，第一晶体管t01的第一源极s-1和第一漏极d-1，位于第一有源层p-si-1靠近基板u的一侧。
59.第二晶体管t02的第二源极s-2和第二漏极d-2，可以位于第二有源层p-si-2远离基板u的一侧。
60.其中，第一源极s-1、第一漏极d-1、第二源极s-2和第二漏极d-2的材质均可以是钛铝钛。
61.当然，本技术仅是以图6所示晶体管结构为例进行说明，在一些其他的实施例中，第一晶体管t01的第一源极s-1和第一漏极d-1也可以位于第一有源层p-si-1远离基板的一侧；第二晶体管t02的第二源极s-2和第二漏极d-2，也可以位于第二有源层p-si-2靠近基板的一侧。
62.本技术的一些实施例中，如图6所示，第一晶体管t01还可以包括第一栅极绝缘层gl-1和第一绝缘层b1；第一栅极绝缘层gl-1位于第一栅极(也即m1)与第一有源层p-si-1之间；第一漏极d-1和第一源极s-1分别通过第一绝缘层b1的第一过孔k1和第二过孔k2与第一有源层p-si-1连接。
63.第二晶体管t02还可以包括第二栅极绝缘层gl-2和第二绝缘层b2；第二栅极绝缘层gl-2位于第二栅极(也即m1)与第二有源层p-si-2之间；第二漏极d-2和第二源极s-2分别通过第二绝缘层b2的第三过孔k3和第四过孔k4与第二有源层p-si-2连接。
64.本技术的一些实施例中，如图7所示，第二晶体管t01还可以包括自对准层m2；第一绝缘层b1可以包括第一电容绝缘层cl-1和第一层间介质层ild1。第二绝缘层b2可以包括第二电容绝缘层cl-2和第二层间介质层ild2。
65.第一电容绝缘层cl-1设置在第一有源层p-si-1靠近基板u的一侧，第一层间介质层ild1设置在第一电容绝缘层cl-1靠近基板u的一侧。第二电容绝缘层cl-2设置在第二有源层p-si-2背离基板s的一侧；自对准层m1设置在第二电容绝缘层cl-2背离第二有源层p-si-2的一侧；第二层间介质层设置在自对准层m2背离第二电容绝缘层cl-2的一侧。
66.其中，自对准层m2为金属层。
67.设置如图7所示的自对准层m2，可以使得栅极m1和自对准层m2分别设置在第一有源层p-si-1和第二有源层p-si-2的上方。如此，在衬底基板的制程中，可以利用栅极m1和自对准层m2对叠层的晶体管(第一晶体管t01和第二晶体管t02)的掺杂做自对准，从而达到节省工艺制程的效果。
68.需要说明的是，本技术仅以如图7所示的自对准层为例进行说明，但是自对准层的设置位置并不仅限于此，在其他的晶体管结构中，自对准层也可以位于其他的位置，仅需要保证该位置处于当前晶体管的有源层上方(该有源层远离基板的方向)即可。
69.应用时，自对准层m2的材质可以与栅极m1的材质相同。例如，自对准层m2和栅极m1的材质均可以是钼。
70.当然，本技术并不仅限于此，在一些其他的实施例中，自对准层m2的材质也可以与栅极m1的材质不同。
71.本技术的一些实施例中，如图6所示，驱动阵列层p还可以包括缓冲层q，缓冲层q设置在第一绝缘层b1靠近基板u的一侧。缓冲层可以由绝缘材料制成，用于保护晶体管结构。缓冲层q可以是单层结构，也可以是多层结构。
72.具体的，在缓冲层q为多层结构时，缓冲层q至少可以包括第一缓冲层和第二缓冲层。第一缓冲层和第二缓冲层依次层叠设置在基板u上。第一缓冲层的材质可以是氮化硅，第二缓冲层的材质可以是氧化硅。
73.本技术的一些实施例中，晶体管结构也可以是多栅结构，也即，第一晶体管和第二晶体管也可以构成多栅结构晶体管。其中，第一栅极g1和第二栅极g2可以位于第一有源层p-si-1和第二有源层p-si-2之间，第一栅极g1可以位于第二栅极g2与第一有源层p-si-1之间；第一栅极g1和第二栅极g2连接；第一有源层p-si-1和第二有源层p-si-2连接。
74.具体的，如图8所示，晶体管结构a包括第一晶体管t01和第二晶体管t02，其中，第一栅极g1和第二栅极g2连接，第一有源层p-si-1和第二有源层p-si-2通过连接有源层p-si-0连接。第一有源层p-si-1、第一栅极g1、连接有源层p-si-0、第二栅极g2和第二有源层p-si-2依次层叠设置在基板u上。
75.应用时，如图9所示的像素驱动电路，s1-s3为扫描信号线，em为发光控制信号线。补偿晶体管t3-1和t3-2为双栅结构晶体管，则可以将t3-1和t3-2分别作为第一晶体管t01和第二晶体管t02；同样的，晶体管t4-1和t4-2也是双栅结构晶体管，则可以将t4-1和t4-2分别作为第一晶体管t01和第二晶体管t02。
76.本技术的一些实施例中，阵列基板还可以包括发光层。其中，发光层可以设置在驱动阵列层p背离基板u的一侧。
77.作为本技术公开内容的另一种可选实现，本技术的实施例还提供一种显示面板，该显示面板可以包括如以上任一实施例所述的阵列基板。
78.作为本技术公开内容的另一种可选实现，本技术的实施例还提供一种显示设备，如图10所示，该显示设备b100包括如上述任一实施例所述的显示面板。
79.具体的，该显示设备可以包括智能手机，当然，本技术并不仅限于此，在另一些实施例中，显示设备还可以包括数码相机、平板电脑以及智能眼镜等可穿戴显示设备等。
80.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
81.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种阵列基板，其特征在于，包括：驱动阵列层；所述驱动阵列层包括设置在基板上的至少一组晶体管结构；所述晶体管结构至少包括第一晶体管和第二晶体管，第一晶体管包括第一栅极和第一有源层，第二晶体管包括第二栅极和第二有源层；所述第二有源层在所述基板上的正投影、所述第二栅极在所述基板上的正投影、所述第一栅极在所述基板上的正投影和所述第一有源层在基板上的正投影至少部分重合。2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极和所述第二栅极位于所述第一有源层和所述第二有源层之间，且所述第一栅极和所述第二栅极同层设置。3.根据权利要求2所述的阵列基板，其特征在于，所述第一栅极复用为所述第二栅极。4.根据权利要求1所述的阵列基板，其特征在于，所述驱动阵列层包括多个像素驱动电路；所述像素驱动电路包括所述第一晶体管和所述第二晶体管，所述第一栅极和所述第二栅极与同一信号线电连接。5.根据权利要求4所述的阵列基板，其特征在于，所述信号线包括：发光控制信号线和/或扫描信号线。6.根据权利要求1所述的阵列基板，其特征在于，所述第一晶体管还包括第一源极和第一漏极，位于所述第一有源层远离所述基板的一侧；可选地，所述第二晶体管包括第二源极和第二漏极，位于所述第二有源层靠近所述基板的一侧；可选地，所述第一晶体管还包括第一栅极绝缘层和第一绝缘层；所述第一栅极绝缘层位于所述第一栅极与所述第一有源层之间；所述第一漏极和所述第一源极分别通过所述第一绝缘层的第一过孔和第二过孔与所述第一有源层连接；可选地，所述第二晶体管还包括第二栅极绝缘层和第二绝缘层；所述第二栅极绝缘层位于所述第二栅极与所述第二有源层之间；所述第二漏极和所述第二源极分别通过所述第二绝缘层的第三过孔和第四过孔与所述第二有源层连接。7.根据权利要求6所述的阵列基板，其特征在于，所述第二晶体管还包括自对准层；所述第二绝缘层包括第二电容绝缘层和第二层间介质层；所述第二电容绝缘层设置在所述第二有源层背离所述基板的一侧；所述自对准层设置在所述第二电容绝缘层背离所述第二有源层的一侧；所述第二层间介质层设置在所述自对准层背离所述第二电容绝缘层的一侧。8.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极和所述第二栅极位于所述第一有源层和所述第二有源层之间，所述第一栅极位于所述第二栅极与所述第一有源层之间；所述第一栅极和所述第二栅极连接；所述第一有源层和所述第二有源层连接。9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的阵列基板。10.一种显示设备，其特征在于，包括权利要求9所述的显示面板。

技术总结
本申请涉及一种阵列基板、显示面板和显示设备，阵列基板包括：驱动阵列层；驱动阵列层包括设置在基板上的至少一组晶体管结构；晶体管结构至少包括第一晶体管和第二晶体管，第一晶体管包括第一栅极和第一有源层，第二晶体管包括第二栅极和第二有源层；第二有源层在基板上的正投影、第二栅极在基板上的正投影、第一栅极在基板上的正投影和第一有源层在基板上的正投影至少部分重合。将多个晶体管进行上下结构上的堆叠，以构成晶体管结构，可以有效缩小晶体管在水平方向上的占用面积，达到减小版图面积、提高单位像素密度的作用，从而实现高分辨率显示。辨率显示。辨率显示。


技术研发人员：王佳骏 张怡 杜凌霄 张萌 谢德云
受保护的技术使用者：云谷（固安）科技有限公司
技术研发日：2023.07.27
技术公布日：2023/9/22