半导体晶体管的制作方法

1.本发明涉及一种半导体元件，尤其涉及一种半导体晶体管。


背景技术：

2.以氮化镓(gan)为材料制作而成的高电子迁移率晶体管(high electron mobility transistor,hemt)，具有能隙宽度大、击穿电压高、电子饱和速度高、开关反应速度快以及功耗低等优点，非常适于在高频、高温以及高电压下操作。
3.然而，当操作电压过大，例如hemt元件关闭时，被施加电压的漏极与栅极间所形成的电力线会集中在栅极朝向漏极的边缘而形成较强的电场，此电场会让栅极与漏极间容易产生电击穿而破坏在击穿路径上的部件(例如主动层和漏极)，导致hemt元件失效。因此，如何降低hemt元件的电击穿风险，已成为相关厂商的重要课题。


技术实现要素：

4.本发明提供一种半导体晶体管，可在高工作电压下保护半导体晶体管中的各元件避免电击穿的损坏。
5.根据本发明的实施例，半导体晶体管包括基板、通道层、缓冲层、源极与漏极、主动层、栅绝缘层以及栅极结构。栅极结构进一步包括栅极、第一栅极场板以及第二栅极场板。通道层设置在基板上，缓冲层设置在基板与通道层之间。源极与漏极接触通道层。主动层设置在通道层上，且位于源极与漏极之间。栅绝缘层设置在主动层上，栅极结构设置在栅绝缘层内。第一栅极场板电性连接栅极，且位于栅极与漏极之间。第二栅极场板电性连接第一栅极场板，且部分第二栅极场板位于第一栅极场板与漏极之间，其中第二栅极场板远离基板的表面设有多个第一凸起结构，且第二栅极场板设置在第一栅极场板远离所述通道层的一侧。
6.在本发明的一实施例的半导体晶体管中，多个第一凸起结构分别具有远离第二栅极场板的尖端。
7.在本发明的一实施例的半导体晶体管中，第一栅极场板与基板的表面间具有第一距离，第二栅极场板与基板的表面间具有第二距离，栅极与基板的表面间具有第三距离，第一距离小于第二距离，且第三距离小于第一距离。
8.在本发明的一实施例的半导体晶体管中，第一栅极场板朝向第二栅极场板的表面设有多个第二凸起结构。
9.在本发明的一实施例的半导体晶体管中，多个第二凸起结构沿着垂直于基板的方向重叠于第二栅极场板，且各自具有朝向第二栅极场板的尖端。
10.在本发明的一实施例的半导体晶体管中，栅绝缘层具有位于第一栅极场板与第二栅极场板间且结构上彼此分离的至少两孔道，第二栅极场板经由至少两孔道与第一栅极场板电性连接。
11.在本发明的一实施例的半导体晶体管中，还包括导电结构，设置在栅绝缘层上，并
且与多个第一凸起结构间隔设置。
12.在本发明的一实施例的半导体晶体管中，还包括绝缘层，设置在导电结构与多个第一凸起结构之间。
13.在本发明的一实施例的半导体晶体管中，多个第一凸起结构自栅绝缘层背离基板的表面凸出。
14.在本发明的一实施例的半导体晶体管中，通道层为gan层，且所述主动层为algan层。
15.基于上述，在本发明的半导体晶体管中，经由第一栅极场板和第二栅极场板的设置，可均匀化半导体晶体管栅极和漏极间的电场强度。使得半导体晶体管在栅极和漏极间的电场强度峰值降低，增加半导体晶体管的击穿电压。另一方面，当工作电压过大时，栅极结构可通过设置在第二栅极场板远离基板的表面上的多个第一凸起结构来产生尖端放电，让过大的电流能经由这些第一凸起结构向远离基板的一侧导出。据此，得以保护半导体晶体管中的各元件不受电击穿的损害，并提升半导体晶体管在高工作电压下的稳定性和耐受性。
附图说明
16.包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
17.图1是本发明的第一实施例的半导体晶体管的剖视示意图；
18.图2是本发明的第二实施例的半导体晶体管的剖视示意图；
19.图3是本发明的第三实施例的半导体晶体管的剖视示意图；
20.图4是本发明的第四实施例的半导体晶体管的剖视示意图。
21.附图标号说明
22.10a、10b、10c、10d：半导体晶体管；
23.100：基板；
24.100s：表面；
25.110：通道层；
26.120：缓冲层；
27.130：主动层；
28.140：栅绝缘层；
29.141、142、143：绝缘层；
30.140s：栅绝缘层表面；
31.150、150’、150a、150b：栅极结构；
32.160：导电结构；
33.170：绝缘层；
34.ag：空气间隙；
35.c1：第一凸起结构；
36.c2：第二凸起结构；
37.d1：第一距离；
38.d2：第二距离；
39.d3：第三距离；
40.de：漏极；
41.ge：栅极；
42.gefp1、gefp1’：第一栅极场板；
43.gefp2：第二栅极场板；
44.se：源极；
45.s1、s2：表面；
46.th1、th2：孔道；
47.tip：尖端；
48.x、y：方向。
具体实施方式
49.在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理和/或电性连接。再者，“电性连接”可为二元件间存在其它元件。
50.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
51.图1是本发明的第一实施例的半导体晶体管的剖视示意图。请参照图1，半导体晶体管10a包括基板100、通道层110、缓冲层120、源极se与漏极de、主动层130、栅绝缘层140以及栅极结构150。栅极结构150包括栅极ge、第一栅极场板gefp1以及第二栅极场板gefp2。通道层110设置在基板100上，缓冲层120设置在基板100与通道层110之间。源极se与漏极de接触通道层110。主动层130设置在通道层110上，且位于源极se与漏极de之间。栅绝缘层140设置在主动层130上，栅极结构150设置在栅绝缘层140内。
52.在本实施例中，栅绝缘层140可以是材料相同或不同的多个绝缘层堆叠而成，例如是绝缘层141、绝缘层142和绝缘层143的堆叠层。举例来说，绝缘层141设置在主动层130与栅极ge之间。绝缘层142覆盖栅极ge和绝缘层141。第一栅极场板gefp1设置在绝缘层142上，并且经由绝缘层142的孔道th1与栅极ge电性连接。绝缘层143覆盖第一栅极场板gefp1和绝缘层142。第二栅极场板gefp2设置在绝缘层143上，并且经由绝缘层143的孔道th2与第一栅极场板gefp1电性连接。第一栅极场板gefp1位于栅极ge与漏极de之间。部分的第二栅极场板gefp2位于第一栅极场板gefp1与漏极de之间，其中第二栅极场板gefp2远离基板100的表面s2设有多个第一凸起结构c1，且第二栅极场板gefp2设置在第一栅极场板gefp1远离通道层110的一侧。
53.基板100具有表面100s。并且在表面100s上形成缓冲层120，以将通道层110形成在缓冲层120上。基板100的材料可以是蓝宝石基板(al2o3，sapphire)，具有稳定、绝缘性佳、技术成熟而价格较低等优点。然而，本发明不限于此。在其他实施例中，基板100也可以是碳化硅(sic)基板，其与高功率元件常采用的氮化镓材料具有相仿的晶格常数，因此采用碳化硅
基板可以和氮化镓材料具有较佳的晶格匹配度，且具有极佳的热传导系数。
54.缓冲层120的材料可选自iii-v族半导体，例如氮化镓。在一实施例中，可利用分子束外延制作工艺(molecular-beam epitaxy，mbe)、有机金属气相沉积(metal organic chemicalvapor deposition，mocvd)制作工艺、化学气相沉积(chemical vapor deposition，cvd)制作工艺或氢化物气相外延(hydride vapor phase epitaxy，hvpe)，于基板100的表面100s上形成缓冲层120。
55.在本实施例中，通道层110的材料可选用氮化镓，而主动层130的材料可选用氮化铝镓(algan)，但不以此为限。形成通道层110以及主动层130的方法也可以采用前述形成缓冲层120的方法，在缓冲层120上依序形成通道层110以及主动层130，因此便不再赘述。
56.经由通道层110为gan层和主动层130为algan层，可使通道层110和主动层130之间因异质结而产生二维电子气(two-dimensional electron gas，2deg)。此种异质结将电子与贡献电子的施体分开，使电子载子停留在由几乎纯质的gan层组成的通道层110中。此种方法不需经由调变掺杂(modulation doping)形成异质结，故可有效避免杂质散射与晶格散射，因此同时具备高电流与高电子迁移率的hemt元件便可制作而成。通道层110、缓冲层120以及主动层130的材料种类可以由该领域的技术人员所周知的材料来实现，本发明并不加以限制。
57.在本实施例中，基于导电性的考量，源极se与漏极de材料可选用金属材料来制作。举例来说，可先以光刻暨蚀刻制作工艺去除部分的主动层130，再利用电镀制作工艺、溅镀制作工艺、电阻加热蒸镀制作工艺、电子束蒸镀制作工艺、物理气相沉积(physical vapor deposition,pvd)制作工艺、化学气相沉积制作工艺(chemical vapor deposition,cvd)制作工艺、或上述组合，在通道层110和主动层130上形成电极材料层，接着再利用蚀刻技术将电极材料层图案化，以形成接触通道层110的源极se与漏极de。更具体地说，在本实施例中，主动层130是设置在通道层110上，且位于源极se与漏极de之间。
58.接着，在一些实施例中，可以利用前述的外延制作工艺，在主动层130上依序形成栅极ge、第一栅极场板gefp1以及第二栅极场板gefp2。详细而言，本实施例的第一栅极场板gefp1电性连接栅极ge，且在方向x上，第一栅极场板gefp1是位于栅极ge与漏极de之间，第二栅极场板gefp2电性连接第一栅极场板gefp1，且在方向x上，部分的第二栅极场板gefp2位于第一栅极场板gefp1与漏极de之间。
59.在本实施例中，栅绝缘层140覆盖大部分的栅极结构150，并且暴露出第二栅极场板gefp2的表面s2。栅绝缘层140的材料例如是硅的氮化物(sinx)、硅的氧化物(siox)、锌镓铟氧化物(igzo)等或其他介电材料，本发明并不以此为限。栅极ge、第一栅极场板gefp1以及第二栅极场板gefp2的材料可以和前述的源极se与漏极de的导电材料相同或不同，在此不再赘述。
60.另一方面，第一栅极场板gefp1与基板100的表面100s间具有第一距离d1，第二栅极场板gefp2与基板100的表面100s间具有第二距离d2，栅极ge与基板100的表面100s间具有第三距离d3，第一距离d1小于第二距离d2，且第三距离d3小于第一距离d1。
61.进一步而言，第一栅极场板gefp1、栅极ge和第二栅极场板gefp2彼此电性连接而具有相同的电位。值得一提的是，在半导体晶体管10a中，栅极ge和漏极de之间的电力线分布可通过第一栅极场板gefp1和第二栅极场板gefp2的上述设置而变得更为均匀，从而增加
半导体晶体管10a的击穿电压。
62.并且，栅极ge和漏极de之间的距离可以大于栅极ge和源极se的距离。也即，栅极ge在图1中的方向x上更远离漏极de。借此可以增加栅极ge和漏极de之间的击穿电压，以降低栅极ge和漏极de间发生绝缘崩溃的几率，提高元件的耐压能力。
63.特别说明的是，即使半导体晶体管通过栅极场板的设置来提高击穿电压，当半导体晶体管仍以高于击穿电压的高电压进行操作时，仍会造成半导体晶体管内部的栅极场板、主动层、通道层或其余元件的损坏而丧失功能。
64.为了解决上述的问题，本实施例的半导体晶体管10a在第二栅极场板gefp2的表面s2上还设置了多个第一凸起结构c1。这将使得栅极结构150在承受过大的工作电流或电压时，能让电荷经由这些第一凸起结构c1而排出半导体晶体管10a外。也就是说，即使半导体晶体管10a在非预期的过大电压下进行操作，其内部的组成元件也不会遭到电击穿而受损，使得半导体晶体管10a依然可以维持其原本的功能，从而提升半导体晶体管10a在高工作电压下的稳定性和耐受性。
65.举例来说，第一凸起结构c1可经由尖端放电(corona discharge)的现象来排出元件所无法负荷的多余电荷。在本实施例中，半导体晶体管10a的第一凸起结构c1上方还设有导电结构160以及夹设在导电结构160与第一凸起结构c1间的空气间隙ag。换句话说，导电结构160设置在栅绝缘层140上，并且与多个第一凸起结构c1间隔设置。当工作电压过大时，可经由多个第一凸起结构c1的尖端放电，使空气间隙ag发生极化(polarization)。而将过大电压造成的电流经多个第一凸起结构c1导出至导电结构160，以保护半导体晶体管10a中各别元件不受电流击穿而损坏。导电结构160可以电性连接至接地回路，但不以此为限。
66.进一步而言，这些第一凸起结构c1可自栅绝缘层140背离基板100的表面140s凸出，且分别具有远离第二栅极场板gefp2的尖端tip。经由尖端tip的设置可以进一步增加尖端放电的效果，以降低空气间隙ag发生极化现象的难度，有利于将多余的电荷经由尖端tip向上方的导电结构160导出。
67.以下将列举另一些实施例以详细说明本发明，其中相同的构件将标示相同的符号，并且省略相同技术内容的说明，省略部分请参考前述实施例，以下不再赘述。
68.图2是本发明的第二实施例的半导体晶体管的剖视示意图。请参照图2，半导体晶体管10b与图1的半导体晶体管10a相似，其差异在于：栅极结构的构型不同。具体而言，半导体晶体管10b的栅极结构150’，其第一栅极场板gefp1’朝向第二栅极场板gefp2的表面s1设有多个第二凸起结构c2，这些第二凸起结构c2沿着垂直于基板100的方向(例如方向y)重叠于第二栅极场板gefp2，且各自具有朝向第二栅极场板gefp2的尖端tip。据此，可进一步增加半导体晶体管10b对于过大电流的疏散效果，从而避免其内部的组成部件发生电击穿而损坏。
69.图3是本发明的第三实施例的半导体晶体管的剖视示意图。请参照图3，半导体晶体管10c与图1的半导体晶体管10a相似，其差异在于：栅极结构的构型不同。具体而言，半导体晶体管10c的栅绝缘层140，具有位于第一栅极场板gefp1与第二栅极场板gefp2间且结构上彼此分离的至少两孔道th2。栅极结构150a的第二栅极场板gefp2是经由至少两孔道th2与第一栅极场板gefp1电性连接。
70.详细而言，当本实施例的栅极结构150a在承受过大的工作电流或电压，而使多个
第一凸起结构c1发生尖端放电时，栅极结构150a可经由在第一栅极场板gefp1与第二栅极场板gefp2间设置至少两孔道th2形成的回路来增加过大电流的疏散效果，从而避免半导体晶体管10c内部的组成部件间发生电击穿而损坏。
71.图4是本发明的第四实施例的半导体晶体管的剖视示意图。请参照图4，半导体晶体管10d与图3的半导体晶体管10c相似，其主要差异在于：半导体晶体管10d还具有设置在导电结构160与多个第一凸起结构c1间的绝缘层170，而此绝缘层170是用来取代前述实施例的空气间隙ag。为了让累积在第一凸起结构c1的尖端tip上的多余电荷能适当地经由尖端放电引导至导电结构160，并且维持第一凸起结构c1与导电结构160间的电性独立，绝缘层170除了可以选用介电系数与空气间隙ag相近的的材料外，还可以选用具有适当介电系数的介电材料。以绝缘层170取代前述实施例的空气间隙ag并不限于图3的实施例中，在前述图1及图2实施例中的空气间隙ag也可以用绝缘层170来取代。
72.另一方面，在本实施例中，连接第一栅极场板gefp1和第二栅极场板gefp2的孔道th2数量为四个。因此，相较于图3的栅极结构150a，本实施例的栅极结构150b具有更好的电流疏散效果。
73.综上所述，在本发明的半导体晶体管中，经由第一栅极场板和第二栅极场板的设置，可均匀化半导体晶体管栅极和漏极间的电场强度。使得半导体晶体管在栅极和漏极间的电场强度峰值降低，增加半导体晶体管的击穿电压。另一方面，当工作电压过大时，栅极结构可通过设置在第二栅极场板远离基板的表面上的多个第一凸起结构来产生尖端放电，让过大的电流能经由这些第一凸起结构向远离基板的一侧导出。据此，得以保护半导体晶体管中的各元件不受电击穿的损害，并提升半导体晶体管在高工作电压下的稳定性和耐受性。
74.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种半导体晶体管，其特征在于，包括：通道层，设置在基板上；缓冲层，设置在所述基板与所述通道层之间；源极与漏极，设置在所述通道层上，并且接触所述通道层；主动层，设置在所述通道层上，且位于所述源极与所述漏极之间；栅绝缘层，设置在所述主动层上；以及栅极结构，设置在所述栅绝缘层内，所述栅极结构包括：栅极；第一栅极场板，电性连接所述栅极，且位于所述栅极与所述漏极之间；以及第二栅极场板，电性连接所述第一栅极场板，且部分所述第二栅极场板位于所述第一栅极场板与所述漏极之间，其中所述第二栅极场板远离所述基板的表面设有多个第一凸起结构，且所述第二栅极场板设置在所述第一栅极场板远离所述通道层的一侧。2.根据权利要求1所述的半导体晶体管，其特征在于，所述多个第一凸起结构分别具有远离所述第二栅极场板的尖端。3.根据权利要求1所述的半导体晶体管，其特征在于，所述第一栅极场板与所述基板的表面间具有第一距离，所述第二栅极场板与所述基板的所述表面间具有第二距离，所述栅极与所述基板的所述表面间具有第三距离，所述第一距离小于所述第二距离，且所述第三距离小于所述第一距离。4.根据权利要求1所述的半导体晶体管，其特征在于，所述第一栅极场板朝向所述第二栅极场板的表面设有多个第二凸起结构。5.根据权利要求4所述的半导体晶体管，其特征在于，所述多个第二凸起结构沿着垂直于所述基板的方向重叠于所述第二栅极场板，且各自具有朝向所述第二栅极场板的尖端。6.根据权利要求1所述的半导体晶体管，其特征在于，所述栅绝缘层具有位于所述第一栅极场板与所述第二栅极场板间且结构上彼此分离的至少两孔道，所述第二栅极场板经由所述至少两孔道与所述第一栅极场板电性连接。7.根据权利要求1所述的半导体晶体管，其特征在于，还包括：导电结构，设置在所述栅绝缘层上，并且与所述多个第一凸起结构间隔设置。8.根据权利要求7所述的半导体晶体管，其特征在于，还包括：绝缘层，设置在所述导电结构与所述多个第一凸起结构之间。9.根据权利要求1所述的半导体晶体管，其特征在于，所述多个第一凸起结构自所述栅绝缘层背离所述基板的表面凸出。10.根据权利要求1所述的半导体晶体管，其特征在于，所述通道层为gan层，且所述主动层为algan层。

技术总结
本发明提供一种半导体晶体管，包括基板、通道层、缓冲层、源极与漏极、主动层、栅绝缘层以及栅极结构。栅极结构进一步包括栅极、第一栅极场板以及第二栅极场板。通道层设置在基板上，缓冲层设置在基板与通道层之间。源极与漏极接触通道层。主动层设置在通道层上，且位于源极与漏极之间。栅绝缘层设置在主动层上，栅极结构设置在栅绝缘层内。第一栅极场板电性连接栅极，且位于栅极与漏极之间。第二栅极场板电性连接第一栅极场板，且部分第二栅极场板位于第一栅极场板与漏极之间，其中第二栅极场板远离基板的表面设有多个第一凸起结构，且第二栅极场板设置在第一栅极场板远离通道层的一侧。侧。侧。


技术研发人员：刘家麟 黄昱甄 黄永立
受保护的技术使用者：瀚宇彩晶股份有限公司
技术研发日：2022.03.16
技术公布日：2023/9/22