一种基于折线补偿的带隙基准电路

1.本发明属于模拟集成电路，具体地说，是涉及一种基于折线补偿的带隙基准电路。


背景技术：

2.带隙基准(bandgap reference，bgr)的作用是产生基准电压。因为其基准电压与硅的带隙电压差不多，因而被称为带隙基准。带隙基准技术主要用于产生芯片中的电压基准，可以为系统提供稳定的工作点，在电子系统中有着不可替代的地位。
3.带隙基准的工作原理是：先产生正温度系数的电压以及负温度系数的电压，然后把两者相加，从而实现零温度系数的电压。在bulk cmos工艺中，bjt(bipolar junction transistor)经常被用于bgr电路的设计，只要保证两个bjt管的电流密度固定成比例，其中任意一个bjt的基极-发射极电压就拥有负温度系数，两个bjt管的基极-发射极压降之差就拥有正温度系数，将两者电压相加，就能实现零温度系数的电压。
4.在设计高精度bgr电路时，bjt管本身的基极-发射极电压特性会影响bgr电路的精确性，需要将高阶非线性项的影响减少到最小。通常采用补偿电流的方法，尽可能逼近非线性项，从而获得线性的基极-发射级电压差。
5.bjt的基极-发射极电压之差为：
[0006][0007]
可以看到，公式含有一个线性项以及一个高阶非线性项v
t
当要求低温度漂移系数时，高阶项不能忽略。
[0008]
现有技术对此的解决方案如图1、2所示，在图2中，通过mos电流镜的钳位保证结点c和d上的电压近似相等，从而使r8上的电压等于q0和q1上的基极-发射极电压差之差。由于bjt管q0和q1的发射极面积之比为2：1，因此q0和q1上的基极-发射极电压差之差为正温度系数电压，通过r8产生正温度系数电流i1为：
[0009][0010]
其中v
t
是热电压。
[0011]
而r9上的压降对应bjt管q2上的电压，为负温度系数电压，产生负温度系数电流i2为
[0012][0013]
在图1中，由kvl定理可知，δv
gs
＝δv
be
，其中δv
gs
代表m1，m2的栅极-源极电压差之差，δv
be
代表q5，q3的基极-发射极电压差之差。因为q5，q3发射极面积相等，所以
[0014]
[0015]
其中，i
comp
为图1电路输出的电流，用来补偿输出基准电压的高阶非线性项。
[0016]
由kcl定理可得
[0017][0018]
由于q5，q4，q3都工作在恒流区，且m1，m2有相同的开启电压，所以
[0019][0020]
其中μ(t)为载流子迁移率随温度变化的函数，一般来说β(t)为共发射极电流增益随温度变化的函数，一般有其中β
∞
是bjt的最大共发射极电流增益，δeg为发射极禁带宽度。
[0021]
由于q5的基极电流远小于故将其忽略。代入i1，i2可以解得补偿电流：
[0022][0023]
通过调整相关系数，i
comp
可以用以拟合曲线v
t
从而减少高阶项的影响。i
comp
的仿真结果如图3所示。
[0024]
通过图3可以得知现有技术的方案的缺点是当温度较小时，补偿电流与非线性项之间拟合效果较差，最终产生的v
bg
的精确性下降。


技术实现要素：

[0025]
本发明的目的在于提供一种基于折线补偿的带隙基准电路，主要解决现有带隙基准电路在温度较小时输出电压温度系数较大的问题。
[0026]
为实现上述目的，本发明采用的技术方案如下：
[0027]
一种基于折线补偿的带隙基准电路，包括产生与温度成正比的ptat电流的i
ptat
产生器，利用ptat电流生成与温度成反比的ctat电流的i
ctat
产生器，利用ptat电流生成用于补偿的base基电流的i
base
产生器，利用ptat电流和ctat电流产生用于折线补偿的fold电流的i
fold
产生器，以及利用ptat电流、ctat电流和base基电流生成基准电压vbg并利用fold电流进行折线补偿的v
bg
产生器。
[0028]
进一步地，在本发明中，所述i
ptat
产生器包括18个mos管m1～m
18
、5个晶体管q1～q5和电阻r1、电阻r2；其中，mos管m1的栅极和源极与mos管m2栅极、源极对应相连，mos管m3的源极与mos管m1的漏极相连，mos管m4的源极与mos管m2的漏极相连，mos管m3的栅极与mos管m4的栅极相连，mos管m4的漏极与mos管m2的栅极相连，mos管m5的栅极与mos管m6的栅极相连，mos
管m5的漏极与mos管m3的漏极相连，mos管m5的栅极与mos管m5的漏极相连，mos管m6的漏极与mos管m4的漏极相连，晶体管q1的基极与集电极相连后与mos管m5的源极相连，晶体管q2的集电极与mos管m6的源极相连，晶体管q5的基极与集电极相连后与晶体管q1的发射极相连，电阻r1连接于晶体管q1的发射极与晶体管q5的发射极之间，电阻r2连接于晶体管q2的发射极与晶体管q5的集电极之间，mos管m7的栅极和源极与mos管m8栅极、源极对应相连，mos管m9的源极与mos管m7的漏极相连，mos管m
10
的源极与mos管m8的漏极相连，mos管m9的栅极与mos管m
10
的栅极相连，mos管m
11
的栅极与mos管m
12
的栅极相连，mos管m
11
的漏极与mos管m9的漏极相连，mos管m
12
的漏极与mos管m
10
的漏极相连，晶体管q3的集电极与mos管m
11
的源极相连，晶体管q4的集电极与mos管m
12
的源极相连，mos管m
13
的栅极与mos管m9的漏极相连，mos管m
13
的源极与晶体管q3的基极相连后与晶体管q2的基极相连，晶体管q3的发射极与晶体管q4的发射极相连后与晶体管q5的集电极相连，mos管m
15
的栅极和源极与mos管m
16
栅极、源极对应相连，mos管m
15
的栅极与mos管m
15
的漏极相连，mos管m
14
的漏极与mos管m
15
的漏极相连，mos管m
14
的源极与晶体管q4的基极相连，mos管m
14
的栅极与mos管m
12
的漏极相连，mos管m
17
的栅极、漏极相连后与mos管m
16
的漏极相连，mos管m
18
的栅极和源极与mos管m
17
栅极、源极对应相连，mos管m
18
的漏极与晶体管q2的发射极相连，mos管m
18
的源极与晶体管q5的发射极相连后接地；其中，mos管m1的源极、mos管m2的源极、mos管m7的源极、mos管m8的源极、mos管m
15
的源极、mos管m
16
的源极和mos管m
13
的漏极均接电源v
dd
。
[0029]
进一步地，在本发明中，所述i
ctat
产生器包括14个mos管m
19
～m
31
、m
200
、3个晶体管q6～q8和电阻r3、电阻r4；mos管m
19
的栅极与mos管m1的栅极相连，mos管m
20
的栅极与mos管m3的栅极相连；mos管m
19
的漏极与mos管m
20
的源极相连，mos管m
22
的栅极和源极与mos管m
23
的栅极、源极对应相连，mos管m
20
的漏极与mos管m
21
的栅极相连，mos管m
21
的漏极与mos管m
22
的漏极相连，晶体管q6的集电极与mos管m
21
的栅极相连，晶体管q6的基极与mos管m
21
的源极相连，mos管m
24
的栅极与mos管m
22
的栅极和漏极均相连，电阻r3连接于mos管m
23
的漏极和晶体管q6的发射极之间，电阻r4连接于mos管m
24
的漏极和晶体管q6的发射极之间，mos管m
27
的栅极和源极与mos管m
28
的栅极、源极对应相连，mos管m
29
的栅极与mos管m
30
的栅极相连后与mos管m
19
的栅极相连，mos管m
29
的源极与mos管m
27
的漏极相连，mos管m
30
的源极与mos管m
28
的漏极相连，晶体管q7的集电极与mos管m
25
的栅极相连后与mos管m
29
的漏极相连，mos管m
200
的漏极与栅极相连后与mos管m
25
的漏极相连，晶体管q7的基极与mos管m
25
的源极相连后与mos管m
24
的漏极相连，晶体管q8的集电极与mos管m
26
的栅极相连后与mos管m
30
的漏极相连，晶体管q8的基极与mos管m
26
的源极相连后与mos管m
23
的漏极相连，晶体管q7的发射极和晶体管q8的发射极相连后与和晶体管q6的发射极相连并接地，mos管m
31
的漏极、栅极相连后与mos管m
26
的漏极相连；其中，mos管m
19
的源极、mos管m
22
的源极、mos管m
23
的源极、mos管m
24
的源极、mos管m
27
的源极、mos管m
28
的源极、mos管m
31
和mos管m
200
的源极均接电源v
dd
；mos管m
31
的漏极与栅极相连后与i
fold
产生器相连。
[0030]
进一步地，在本发明中，所述i
base
产生器包括由6个mos管m
32
～m
37
和一个晶体管q9组成，mos管m
32
的栅极与mos管m1的栅极相连，mos管m
33
的栅极与mos管m3的栅极相连，mos管m
32
的漏极与mos管m
33
的源极相连，mos管m
37
的栅极与mos管m
33
的漏极相连后与晶体管q9的集电极相连，mos管m
37
的源极与晶体管q9的基极相连，mos管m
36
的源极与晶体管q9的发射极相连后接地，mos管m
36
的栅极与漏极相连后与mos管m
35
的漏极相连，mos管m
35
的栅极与mos管m
34
的栅极相连后与i
fold
产生器相连，mos管m
34
的栅极与漏极相连后与mos管m
37
的漏极相连；其中，mos管m
32
的源极、mos管m
34
的源极和mos管m
35
的源极均接电源v
dd
。
[0031]
进一步地，在本发明中，所述i
fold
产生器由23个mos管m
38
～m
60
和6个电阻r5～r
10
组成，所述mos管m
60
的栅极与mos管m
32
的栅极相连，mos管m
60
的漏极与电阻r5的一端相连，mos管m
38
的漏极与电阻r5的另一端相连，mos管m
38
的栅极与mos管m
60
的漏极相连，mos管m
38
的源极与mos管m
39
的漏极相连，mos管m
39
的栅极与mos管m
38
的漏极相连，mos管m
40
、mos管m
41
、mos管m
42
和mos管m
43
的漏极均与mos管m
38
的栅极相连，mos管m
44
的漏极与mos管m
40
的源极相连，mos管m
45
的漏极与mos管m
41
的源极相连，mos管m
46
的漏极与mos管m
42
的源极相连，mos管m
47
的漏极与mos管m
43
的源极相连，mos管m
48
的栅极与mos管m
40
的源极相连，mos管m
49
的栅极与mos管m
41
的源极相连，mos管m
50
的栅极与mos管m
42
的源极相连，mos管m
51
的栅极与mos管m
43
的源极相连，mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的栅极均与mos管m
39
的栅极相连，mos管m
48
、mos管m
49
、mos管m
50
和mos管m
51
的源极与mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的漏极对应相连，mos管m
39
、mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的源极与电阻r6～r
10
的一端对应相连，电阻r6～r
10
的另一端及mos管m
44
、mos管m
45
、mos管m
46
和mos管m
47
的源极相连后接地，mos管m
57
的漏极与mos管m
51
的漏极相连，mos管m
56
的漏极与mos管m
57
的源极相连，mos管m
59
的漏极和栅极相连后与mos管m
51
的漏极相连，mos管m
58
的漏极和栅极相连后与mos管m
59
的源极相连，mos管m
56
的栅极与mos管m1的栅极相连，mos管m
57
的栅极与mos管m2的栅极相连，mos管m
60
的源极、mos管m
56
的源极和mos管m
58
的源极均接电源v
dd
，mos管m
58
的漏极与栅极相连后与v
bg
产生器相连。
[0032]
进一步地，在本发明中，所述v
bg
产生器包括3个电路结构相同并串联连接的曲率补偿模块和一个与最后一级曲率补偿模块相连的折线补偿模块。
[0033]
进一步地，在本发明中，所述曲率补偿模块由9个mos管m
61
～m
69
和2个晶体管q
10
、q
11
组成；所述mos管m
61
的栅极与mos管m
62
的栅极相连，mos管m
61
的栅极与漏极相连后与mos管m
63
的漏极相连，mos管m
63
的栅极与mos管m
65
的漏极相连后与晶体管q
10
的集电极相连，mos管m
65
的源极与mos管m
64
的漏极相连，mos管m
62
的漏极与晶体管q
10
的基极相连后与晶体管q
11
的基极相连，mos管m
67
的漏极与mos管m
69
的漏极相连后与晶体管q
11
的集电极相连，mos管m
66
的漏极与mos管m
67
的源极相连，mos管m
68
的漏极与晶体管q
11
的发射极相连后连接到下一级的与该级mos管m
63
位置相同的mos管的源极，mos管m
68
的栅极与晶体管q
11
的集电极相连，mos管m
63
的源极、晶体管q
11
的发射极和mos管m
68
的源极相连后接地，mos管m
61
的源极、mos管m
62
的源极、mos管m
66
的源极和mos管m
69
的源极均接电源v
dd
，mos管m
64
的栅极和mos管m
66
的栅极相连后与mos管m1的栅极相连，mos管m
65
的栅极和mos管m
67
的栅极相连后与mos管m2的栅极相连。
[0034]
进一步地，在本发明中，所述折线补偿模块由14个mos管m
88
～m
101
、2个晶体管q
16
、q
17
和3个电阻r
11
～r
13
组成；mos管m
88
的漏极与mos管m
89
的源极相连，mos管m
89
的漏极与最后一级的曲率补偿模块中的同第一级曲率补偿模块中mos管m
68
位置相同的mos管的漏极相连，电阻r
11
的一端与mos管m
89
的漏极相连，电阻r
11
的另一端与晶体管q
16
的发射极相连，mos管m
93
的漏极和mos管m
94
的栅极相连后与晶体管q
16
的集电极相连，mos管m
93
的源极和mos管m
92
的漏极相连，mos管m
90
栅极和漏极相连后与mos管m
94
的漏极相连，mos管m
90
的栅极和mos管m
91
的栅极相连，mos管m
91
的漏极和晶体管q
16
的基极相连后与晶体管q
17
的基极相连，mos管m
99
的漏极与mos管m
100
的漏极相连后与晶体管q
17
的集电极相连，mos管m
98
的漏极与mos管m
99
的源
极相连，mos管m
99
的漏极与mos管m
100
的源极相连，mos管m
95
的源极与mos管m
96
的源极相连后与晶体管q
16
的发射极相连，mos管m
97
的漏极与晶体管q
17
的集电极相连，电阻r
13
的一端与mos管m
97
的漏极相连，电阻r
13
的另一端与电阻r
12
的一端相连，电阻r
12
的另一端与晶体管q
17
的基极相连，mos管m
94
的源极、mos管m
95
的漏极、mos管m
96
的漏极、mos管m
101
的漏极和mos管m
97
的源极均接地，mos管m
90
的源极、mos管m
91
的源极、mos管m
98
的源极和mos管m
100
的源极均接电源v
dd
，mos管m
92
的栅极和mos管m
98
的栅极相连后与mos管m1的栅极相连，mos管m
93
的栅极和mos管m
99
的栅极相连后与mos管m2的栅极相连，mos管m
100
的栅极与mos管m
31
的栅极相连，mos管m
101
的栅极与mos管m
58
的栅极相连，电阻r
13
与电阻r
12
相连的公共端产生带隙基准电压vbg。
[0035]
进一步地，在本发明中，还包括利用ptat电流和ctat电流产生用于弥补生产过程中不可避免误差的trim电流的i
trim
产生器。
[0036]
与现有技术相比，本发明具有以下有益效果：
[0037]
本发明的带隙电压基准电路通过i
fold
产生器产生一个仅在小于设定温度时电流值不为0的折叠电流i
fold
，去对原输出电压在温度小于设定温度的部分进行补偿，从而得到了一个较为理想的温度系数。这种设计解决了现有技术在温度较小时输出电压温度系数较大的问题，获得了随温度变化更加稳定的带隙基准电压。同时，这种补偿是对特定温度区间的精准补偿，也就是说只需要对i
fold
进行调节，就可以满足不同客户对于输出基准电压的温度系数的需求，因此具有较广的适用范围。
附图说明
[0038]
图1为现有技术中的高阶补偿电路的结构示意图。
[0039]
图2为现有技术中的偏置电流产生电路的结构示意图。
[0040]
图3为现有技术中归一化补偿电流仿真曲线。
[0041]
图4为本发明实施例的整体原理框图。
[0042]
图5为本发明实施例中i
ptat
产生器的电路结构示意图。
[0043]
图6为本发明实施例中i
ctat
产生器的电路结构示意图。
[0044]
图7为本发明实施例中i
base
产生器的电路结构示意图。
[0045]
图8为本发明实施例中i
fold
产生器的电路结构示意图。
[0046]
图9为本发明实施例中v
bg
产生器的电路结构示意图。
[0047]
图10为本发明实施例中i
trim
产生器的电路结构示意图。
[0048]
图11为本发明实施例中i
ptat
和i
ctat
的仿真曲线图。
[0049]
图12为本发明实施例中i
fold
的仿真曲线图。
[0050]
图13为本发明实施例中未经过折线补偿的仿真图。
[0051]
图14为本发明实施例中经过折线补偿的仿真图。
具体实施方式
[0052]
下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。
[0053]
实施例
[0054]
如图4所示，本发明公开的一种基于折线补偿的带隙基准电路，包括产生与温度成
正比的ptat电流的i
ptat
产生器，利用ptat电流生成与温度成反比的ctat电流的i
ctat
产生器，利用ptat电流生成用于补偿的base基电流的i
base
产生器，利用ptat电流和ctat电流产生用于折线补偿的fold电流的i
fold
产生器，以及利用ptat电流、ctat电流和base基电流生成基准电压vbg并利用fold电流进行折线补偿的v
bg
产生器。该电路主要通过i
fold
产生器产生一个仅在小于设定温度时电流值不为0的折叠电流i
fold
，去对原输出电压在温度小于设定温度的部分进行补偿，从而得到了一个较为理想的温度系数。这种设计解决了现有技术在温度较小时输出电压温度系数较大的问题，获得了随温度变化更加稳定的带隙基准电压。
[0055]
在本实施例中，如图5所示，所述i
ptat
产生器包括18个mos管m1～m
18
、5个晶体管q1～q5和电阻r1、电阻r2；其中，mos管m1的栅极和源极与mos管m2栅极、源极对应相连，mos管m3的源极与mos管m1的漏极相连，mos管m4的源极与mos管m2的漏极相连，mos管m3的栅极与mos管m4的栅极相连，mos管m4的漏极与mos管m2的栅极相连，mos管m5的栅极与mos管m6的栅极相连，mos管m5的漏极与mos管m3的漏极相连，mos管m5的栅极与mos管m5的漏极相连，mos管m6的漏极与mos管m4的漏极相连，晶体管q1的基极与集电极相连后与mos管m5的源极相连，晶体管q2的集电极与mos管m6的源极相连，晶体管q5的基极与集电极相连后与晶体管q1的发射极相连，电阻r1连接于晶体管q1的发射极与晶体管q5的发射极之间，电阻r2连接于晶体管q2的发射极与晶体管q5的集电极之间，mos管m7的栅极和源极与mos管m8栅极、源极对应相连，mos管m9的源极与mos管m7的漏极相连，mos管m
10
的源极与mos管m8的漏极相连，mos管m9的栅极与mos管m
10
的栅极相连，mos管m
11
的栅极与mos管m
12
的栅极相连，mos管m
11
的漏极与mos管m9的漏极相连，mos管m
12
的漏极与mos管m
10
的漏极相连，晶体管q3的集电极与mos管m
11
的源极相连，晶体管q4的集电极与mos管m
12
的源极相连，mos管m
13
的栅极与mos管m9的漏极相连，mos管m
13
的源极与晶体管q3的基极相连后与晶体管q2的基极相连，晶体管q3的发射极与晶体管q4的发射极相连后与晶体管q5的集电极相连，mos管m
15
的栅极和源极与mos管m
16
栅极、源极对应相连，mos管m
15
的栅极与mos管m
15
的漏极相连，mos管m
14
的漏极与mos管m
15
的漏极相连，mos管m
14
的源极与晶体管q4的基极相连，mos管m
14
的栅极与mos管m
12
的漏极相连，mos管m
17
的栅极、漏极相连后与mos管m
16
的漏极相连，mos管m
18
的栅极和源极与mos管m
17
栅极、源极对应相连，mos管m
18
的漏极与晶体管q2的发射极相连，mos管m
18
的源极与晶体管q5的发射极相连后接地；其中，mos管m1的源极、mos管m2的源极、mos管m7的源极、mos管m8的源极、mos管m
15
的源极、mos管m
16
的源极和mos管m
13
的漏极均接电源v
dd
。
[0056]
在i
ptat
产生器中，晶体管q2、q3的发射极电压差δv
be
＝v
t
ln(n)，其中v
t
为热电压，n为q2和q3的面积比例。可以看出，δv
be
为ptat电压，因此流过电阻r2的电流也为ptat电流，设为i
ptat
。由于mos管m2和m8，m4和m
10
，m6和m
12
，栅极电压相同，分别为vp1，vp2和vn1，因此流过晶体管q2、q4集电极的电流相同。同时又因晶体管q2、q4的面积相同，因此它们的基极电流也相同，为i
base
。而q4的基极电流又通过电流镜被拷贝到mos管m
18
的漏极上，因此若对bjt管q2利用kcl可以得到流过mos管m6电流i
m6
＝i
ptat
+i
base
—i
base
＝i
ptat
。而i
m6
可以通过电流镜被其他模块利用。
[0057]
在本实施例中，如图6所示，所述i
ctat
产生器包括14个mos管m
i9
～m
31
、m
200
、3个晶体管q6～q8和电阻r3、电阻r4；mos管m
19
的栅极与mos管m1的栅极相连，mos管m
20
的栅极与mos管m3的栅极相连；mos管m
19
的漏极与mos管m
20
的源极相连，mos管m
22
的栅极和源极与mos管m
23
的栅极、源极对应相连，mos管m
20
的漏极与mos管m
21
的栅极相连，mos管m
21
的漏极与mos管m
22
的
漏极相连，晶体管q6的集电极与mos管m
21
的栅极相连，晶体管q6的基极与mos管m
21
的源极相连，mos管m
24
的栅极与mos管m
22
的栅极和漏极均相连，电阻r3连接于mos管m
23
的漏极和晶体管q6的发射极之间，电阻r4连接于mos管m
24
的漏极和晶体管q6的发射极之间，mos管m
27
的栅极和源极与mos管m
28
的栅极、源极对应相连，mos管m
29
的栅极与mos管m
30
的栅极相连后与mos管m
19
的栅极相连，mos管m
29
的源极与mos管m
27
的漏极相连，mos管m
30
的源极与mos管m
28
的漏极相连，晶体管q7的集电极与mos管m
25
的栅极相连后与mos管m
29
的漏极相连，mos管m
200
的漏极与栅极相连后与mos管m
25
的漏极相连，晶体管q7的基极与mos管m
25
的源极相连后与mos管m
24
的漏极相连，晶体管q8的集电极与mos管m
26
的栅极相连后与mos管m
30
的漏极相连，晶体管q8的基极与mos管m
26
的源极相连后与mos管m
23
的漏极相连，晶体管q7的发射极和晶体管q8的发射极相连后与和晶体管q6的发射极相连并接地，mos管m
31
的漏极、栅极相连后与mos管m
26
的漏极相连；其中，mos管m
19
的源极、mos管m
22
的源极、mos管m
23
的源极、mos管m
24
的源极、mos管m
27
的源极、mos管m
28
的源极、mos管m
31
和mos管m
200
的源极均接电源v
dd
；mos管m
31
的漏极与栅极相连后与i
fold
产生器相连。
[0058]
在图6中，vp3*＝vp3(因为i
ptat
产生器是由两个相同的ptat产生器组成的)。
[0059]
在i
ctat
产生器中，由于mos管m
27
和m
29
的栅电压为vp1和vp2，所以流过晶体管q7集电极的电流为i
ptat
。因此q7的基极-发射极电压差v
be
拥有负的温度系数，为ctat电压。那么流过电阻r4的电流就为ctat电流。但是如果仅仅这样的话，流过mos管m
25
极的电流i
m25
＝i
ctat
+i
base
，其中i
base
为晶体管q7的基极电流。显然这不是我们所想要的ctat电流，因此需要一个基极电流补偿电路来抵消q7的基极电流i
base
。
[0060]
mos管m
19
和m
20
的栅极电压为vp1，vp2，因此同样可以得到流过晶体管q6集电极的电流为i
ptat
。由于q6和q7具有相同的面积，因此q7的基极电流也为i
base
。利用电流镜将i
base
拷贝到mos管m
24
的源极上，此时若用kcl定理就可以得到i
m25
＝i
ctat
+i
base
—i
base
＝i
ctat
。从而得到了我们想要的ctat电流。
[0061]
用相同的方法也可以得到流过mos管m
31
的电流i
m31
＝i
ctat
。
[0062]
在本实施例中，如图7所示，所述i
base
产生器包括由6个mos管m
32
～m
37
和一个晶体管q9组成，mos管m
32
的栅极与mos管m1的栅极相连，mos管m
33
的栅极与mos管m3的栅极相连，mos管m
32
的漏极与mos管m
33
的源极相连，mos管m
37
的栅极与mos管m
33
的漏极相连后与晶体管q9的集电极相连，mos管m
37
的源极与晶体管q9的基极相连，mos管m
36
的源极与晶体管q9的发射极相连后接地，mos管m
36
的栅极与漏极相连后与mos管m
35
的漏极相连，mos管m
35
的栅极与mos管m
34
的栅极相连后与i
fold
产生器相连，mos管m
34
的栅极与漏极相连后与mos管m
37
的漏极相连；其中，mos管m
32
的源极、mos管m
34
的源极和mos管m
35
的源极均接电源v
dd
。
[0063]ibase
产生器的目的是为了产生补偿后面v
bg
产生器中多余基极电流的电流，其电路如图7所示。通过将i
ptat
注入到晶体管q9的集电极得到基极电流，再通过电流镜将基极电流拷贝到mos管m
36
上，即得到i
base
。
[0064]
在本实施例中，所述i
fold
产生器由23个mos管m
38
～m
60
和6个电阻r5～r
10
组成，所述mos管m
60
的栅极与mos管m
32
的栅极相连，mos管m
60
的漏极与电阻r5的一端相连，mos管m
38
的漏极与电阻r5的另一端相连，mos管m
38
的栅极与mos管m
60
的漏极相连，mos管m
38
的源极与mos管m
39
的漏极相连，mos管m
39
的栅极与mos管m
38
的漏极相连，mos管m
40
、mos管m
41
、mos管m
42
和mos管m
43
的漏极均与mos管m
38
的栅极相连，mos管m
44
的漏极与mos管m
40
的源极相连，mos管m
45
的
漏极与mos管m
41
的源极相连，mos管m
46
的漏极与mos管m
42
的源极相连，mos管m
47
的漏极与mos管m
43
的源极相连，mos管m
48
的栅极与mos管m
40
的源极相连，mos管m
49
的栅极与mos管m
41
的源极相连，mos管m
50
的栅极与mos管m
42
的源极相连，mos管m
51
的栅极与mos管m
43
的源极相连，mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的栅极均与mos管m
39
的栅极相连，mos管m
48
、mos管m
49
、mos管m
50
和mos管m
51
的源极与mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的漏极对应相连，mos管m
39
、mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的源极与电阻r6～r
10
的一端对应相连，电阻r6～r
10
的另一端及mos管m
44
、mos管m
45
、mos管m
46
和mos管m
47
的源极相连后接地，mos管m
57
的漏极与mos管m
51
的漏极相连，mos管m
56
的漏极与mos管m
57
的源极相连，mos管m
59
的漏极和栅极相连后与mos管m
51
的漏极相连，mos管m
58
的漏极和栅极相连后与mos管m
59
的源极相连，mos管m
56
的栅极与mos管m1的栅极相连，mos管m
57
的栅极与mos管m2的栅极相连，mos管m
60
的源极、mos管m
56
的源极和mos管m
58
的源极均接电源v
dd
，mos管m
58
的漏极与栅极相连后与v
bg
产生器相连。
[0065]
产生折叠电流的电路图如图8所示。其产生的i
fold
必须满足：1.只在温度小于特定温度时电流值才不为0；2.电流大小必须能够补偿带隙基准电压在温度较小时产生的偏差。
[0066]
为了满足这两个要求，本实施例考虑利用之前产生的i
ptat
和i
ctat
来得到想要的i
fold
。如图8所示，开关trim《0》～trim《3》，trim《0》b～trim《3》b由编程方式控制，用来控制mos管m
52
～m
55
所在的四个电流镜的通断，从而控制i
ctat
的大小。经过调节后的i
ctat
电流在减去i
ptat
后流到mos管m
59
的源极上。mos管m
52
的作用是进行截断，只有当i
ctat
—i
ptat
大于零时mos管才导通，其他时候mos管关断。通过仿真得到的图11、图12可以看到，当i
ctat
》i
ptat
时i
fold
电流值与温度成反比，而当i
ctat
＜i
ptat
时i
fold
电流值为零。也就是说折叠电流i
fold
可以表示为：
[0067][0068]
这样的话便得到了满足本实施例需求的i
fold
。
[0069]
在本实施例中，所述v
bg
产生器包括3个电路结构相同并串联连接的曲率补偿模块和一个与最后一级曲率补偿模块相连的折线补偿模块。其中，所述曲率补偿模块由9个mos管m
61
～m
69
和2个晶体管q
10
、q
11
组成；所述mos管m
61
的栅极与mos管m
62
的栅极相连，mos管m
61
的栅极与漏极相连后与mos管m
63
的漏极相连，mos管m
63
的栅极与mos管m
65
的漏极相连后与晶体管q
10
的集电极相连，mos管m
65
的源极与mos管m
64
的漏极相连，mos管m
62
的漏极与晶体管q
10
的基极相连后与晶体管q
11
的基极相连，mos管m
67
的漏极与mos管m
69
的漏极相连后与晶体管q
11
的集电极相连，mos管m
66
的漏极与mos管m
67
的源极相连，mos管m
68
的漏极与晶体管q
11
的发射极相连后连接到下一级的与该级mos管m
63
位置相同的mos管的源极，mos管m
68
的栅极与晶体管q
11
的集电极相连，mos管m
63
的源极、晶体管q
11
的发射极和mos管m
68
的源极相连后接地，mos管m
61
的源极、mos管m
62
的源极、mos管m
66
的源极和mos管m
69
的源极均接电源v
dd
，mos管m
64
的栅极和mos管m
66
的栅极相连后与mos管m1的栅极相连，mos管m
65
的栅极和mos管m
67
的栅极相连后与mos管m2的栅极相连。
[0070]
在本实施例中，所述折线补偿模块由14个mos管m
88
～m
101
、2个晶体管q
16
、q
17
和3个电阻r
11
～r
13
组成；mos管m
88
的漏极与mos管m
89
的源极相连，mos管m
89
的漏极与最后一级的曲率补偿模块中的同第一级曲率补偿模块中mos管m
68
位置相同的mos管的漏极相连，电阻r
11
的一端与mos管m
89
的漏极相连，电阻r
11
的另一端与晶体管q
16
的发射极相连，mos管m
93
的漏极和mos管m
94
的栅极相连后与晶体管q
16
的集电极相连，mos管m
93
的源极和mos管m
92
的漏极相连，mos管m
90
栅极和漏极相连后与mos管m
94
的漏极相连，mos管m
90
的栅极和mos管m
91
的栅极相连，mos管m
91
的漏极和晶体管q
16
的基极相连后与晶体管q
17
的基极相连，mos管m
99
的漏极与mos管m
100
的漏极相连后与晶体管q
17
的集电极相连，mos管m
98
的漏极与mos管m
99
的源极相连，mos管m
99
的漏极与mos管m
100
的源极相连，mos管m
95
的源极与mos管m
96
的源极相连后与晶体管q
16
的发射极相连，mos管m
97
的漏极与晶体管q
17
的集电极相连，电阻r
13
的一端与mos管m
97
的漏极相连，电阻r
13
的另一端与电阻r
12
的一端相连，电阻r
12
的另一端与晶体管q
17
的基极相连，mos管m
94
的源极、mos管m
95
的漏极、mos管m
96
的漏极、mos管m
101
的漏极和mos管m
97
的源极均接地，mos管m
90
的源极、mos管m
91
的源极、mos管m
98
的源极和mos管m
100
的源极均接电源v
dd
，mos管m
92
的栅极和mos管m
98
的栅极相连后与mos管m1的栅极相连，mos管m
93
的栅极和mos管m
99
的栅极相连后与mos管m2的栅极相连，mos管m
100
的栅极与mos管m
31
的栅极相连，mos管m
101
的栅极与mos管m
58
的栅极相连，电阻r
13
与电阻r
12
相连的公共端产生带隙基准电压vbg。
[0071]
作为进行折线补偿的关键模块之一，如9图所示v
bg
产生器分为两个主要部分，分别为曲率补偿模块和折线补偿模块，其中曲率补偿模块是由1号，2号，3号三个相同的子模块组成，如图10所示。其中省略号部分为2号曲率补偿子模块。
[0072]
由于晶体管基极-发射极之间的电压差为：
[0073][0074]
其中v
g0
是推知的0k时的带隙电压；tr是参考温度，通常选择接近室温；是温度为tr时的基极-发射极电压；η是一个与工艺有关的正常数，一般为3～4；θ是集电极电流的温度指数；v
t
是热电压。可以发现，v
be
的表达式中存在一个高阶项而正是这个高阶项导致了最后带隙电压基准的非线性。因此我们通过曲率补偿和折线补偿来抵消这个高阶项。
[0075]
曲率补偿主要由曲率补偿模块进行。由于晶体管q
10
的集电极电流为ptat电流，晶体管q
11
的集电极电流为恒定电流(电流温度系数为0)，所以晶体管q
10
的基极-发射极电压差为：
[0076][0077]
晶体管q
11
的基极-发射极电压差为：
[0078][0079]
因此晶体管q
10
和晶体管q
11
的δv
be
为：
[0080][0081]
如果将多个δv
be
进行叠加，就可以部分抵消v
be
表达式中高阶项的影响。本发明将4个δv
be
进行叠加(三个δv
be
由曲率补偿模块提供，一个δv
be
由折线补偿模块提供)，得到的仿真图为图13。
[0082]
可以看到，最后输出的基准电压产生了和现有技术一样的问题，在温度较小时产生了温度系数骤增的情况。因此，本实施例提出了折线补偿这一方案。
[0083]
折线补偿由折线补偿模块进行。如图9所示，流过晶体管q
16
集电极的电流为i
ptat
，流过晶体管q
17
集电极的电流为i
ptat
+i
ctat
—i
fold
。多余的电流i
fold
会导致晶体管q
17
的基极与发射极之间产生一个额外的电压v
fold
，而这个v
fold
正是折线补偿的关键所在。此时晶体管q
16
和晶体管q
17
的发射极电压差为：
[0084][0085]
输出的v
bg
还受电流i
trim
和电阻r
12
和电阻r
13
的影响。由kcl定理可以得到流过电阻r
11
的电流为i
trim
—i
ptat
，因此在电阻r
11
上产生的压降v1＝r
11itrim
—r
11iptat
。将所有电压进行叠加后再经过电阻r
12
和电阻r
13
的分压，最终得到的带隙基准电压为：
[0086][0087]
其仿真图为图14，可以看到，由于v
fold
的作用，现有技术中带隙基准电压在温度较小时发生较大波动的问题已经被很好的解决，最终v
bg
的温度系数为2.3ppm/℃。
[0088]
在另一种实施方式中，所述带隙基准电路还设置了利用ptat电流和ctat电流产生用于弥补生产过程中不可避免误差的trim电流的i
trim
产生器。triming是一种进行电流/电压调节的常用手段。该实施方式产生trim电流是为了调节最后带隙基准电压的斜率和绝对值，以抵消加工中产生的不可避免的误差。为了方便调节，trim电流必须满足以下三点：1.在室温下大小为0；2.最好与温度成线性关系；3.具有较强的可调节性。因为i
ptat
和i
ctat
已经满足条件2，因此考虑利用i
ptat
和i
ctat
来产生i
trim
。其电路图如图10所示。
[0089]
trim开关由编程方式控制，其中开关trim《0》～trim《6》，trim《9》～trim《14》控制i
ctat
和i
ptat
的大小，而开关trim《8》，trim《8》b控制i
ctat
和i
ptat
的方向。通过调节trim开关最终得到在室温下电流值为零的电流i
trim
。
[0090]
通过上述设计，本发明的带隙电压基准电路通过i
fold
产生器产生一个仅在小于设定温度时电流值不为0的折叠电流i
fold
，去对原输出电压在温度小于设定温度的部分进行补偿，从而得到了一个较为理想的温度系数。这种设计解决了现有技术在温度较小时输出电压温度系数较大的问题，获得了随温度变化更加稳定的带隙基准电压。
[0091]
上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上做出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

技术特征：
1.一种基于折线补偿的带隙基准电路，其特征在于，包括产生与温度成正比的ptat电流的i
ptat
产生器，利用ptat电流生成与温度成反比的ctat电流的i
ctat
产生器，利用ptat电流生成用于补偿的base基电流的i
base
产生器，利用ptat电流和ctat电流产生用于折线补偿的fold电流的i
fold
产生器，以及利用ptat电流、ctat电流和base基电流生成基准电压vbg并利用fold电流进行折线补偿的v
bg
产生器。2.根据权利要求1所述的一种基于折线补偿的带隙基准电路，其特征在于，所述i
ptat
产生器包括18个mos管m1～m
18
、5个晶体管q1～q5和电阻r1、电阻r2；其中，mos管m1的栅极和源极与mos管m2栅极、源极对应相连，mos管m3的源极与mos管m1的漏极相连，mos管m4的源极与mos管m2的漏极相连，mos管m3的栅极与mos管m4的栅极相连，mos管m4的漏极与mos管m2的栅极相连，mos管m5的栅极与mos管m6的栅极相连，mos管m5的漏极与mos管m3的漏极相连，mos管m5的栅极与mos管m5的漏极相连，mos管m6的漏极与mos管m4的漏极相连，晶体管q1的基极与集电极相连后与mos管m5的源极相连，晶体管q2的集电极与mos管m6的源极相连，晶体管q5的基极与集电极相连后与晶体管q1的发射极相连，电阻r1连接于晶体管q1的发射极与晶体管q5的发射极之间，电阻r2连接于晶体管q2的发射极与晶体管q5的集电极之间，mos管m7的栅极和源极与mos管m8栅极、源极对应相连，mos管m9的源极与mos管m7的漏极相连，mos管m
10
的源极与mos管m8的漏极相连，mos管m9的栅极与mos管m
10
的栅极相连，mos管m
11
的栅极与mos管m
12
的栅极相连，mos管m
11
的漏极与mos管m9的漏极相连，mos管m
12
的漏极与mos管m
10
的漏极相连，晶体管q3的集电极与mos管m
11
的源极相连，晶体管q4的集电极与mos管m
12
的源极相连，mos管m
13
的栅极与mos管m9的漏极相连，mos管m
13
的源极与晶体管q3的基极相连后与晶体管q2的基极相连，晶体管q3的发射极与晶体管q4的发射极相连后与晶体管q5的集电极相连，mos管m
15
的栅极和源极与mos管m
16
栅极、源极对应相连，mos管m
15
的栅极与mos管m
15
的漏极相连，mos管m
14
的漏极与mos管m
15
的漏极相连，mos管m
14
的源极与晶体管q4的基极相连，mos管m
14
的栅极与mos管m
12
的漏极相连，mos管m
17
的栅极、漏极相连后与mos管m
16
的漏极相连，mos管m
18
的栅极和源极与mos管m
17
栅极、源极对应相连，mos管m
18
的漏极与晶体管q2的发射极相连，mos管m
18
的源极与晶体管q5的发射极相连后接地；其中，mos管m1的源极、mos管m2的源极、mos管m7的源极、mos管m8的源极、mos管m
15
的源极、mos管m
16
的源极和mos管m
13
的漏极均接电源v
dd
。3.根据权利要求2所述的一种基于折线补偿的带隙基准电路，其特征在于，所述i
ctat
产生器包括14个mos管m
19
～m
31
、m
200
、3个晶体管q6～q8和电阻r3、电阻r4；mos管m
19
的栅极与mos管m1的栅极相连，mos管m
20
的栅极与mos管m3的栅极相连；mos管m
19
的漏极与mos管m
20
的源极相连，mos管m
22
的栅极和源极与mos管m
23
的栅极、源极对应相连，mos管m
20
的漏极与mos管m
21
的栅极相连，mos管m
21
的漏极与mos管m
22
的漏极相连，晶体管q6的集电极与mos管m
21
的栅极相连，晶体管q6的基极与mos管m
21
的源极相连，mos管m
24
的栅极与mos管m
22
的栅极和漏极均相连，电阻r3连接于mos管m
23
的漏极和晶体管q6的发射极之间，电阻r4连接于mos管m
24
的漏极和晶体管q6的发射极之间，mos管m
27
的栅极和源极与mos管m
28
的栅极、源极对应相连，mos管m
29
的栅极与mos管m
30
的栅极相连后与mos管m
19
的栅极相连，mos管m
29
的源极与mos管m
27
的漏极相连，mos管m
30
的源极与mos管m
28
的漏极相连，晶体管q7的集电极与mos管m
25
的栅极相连后与mos管m
29
的漏极相连，mos管m
200
的漏极与栅极相连后与mos管m
25
的漏极相连，晶体管q7的基极与mos管m
25
的源极相连后与mos管m
24
的漏极相连，晶体管q8的集电极与mos管m
26
的栅极相连后与mos管m
30
的漏极相连，晶体管q8的基极与mos管m
26
的源极相连后与mos管m
23
的
漏极相连，晶体管q7的发射极和晶体管q8的发射极相连后与和晶体管q6的发射极相连并接地，mos管m
31
的漏极、栅极相连后与mos管m
26
的漏极相连；其中，mos管m
19
的源极、mos管m
22
的源极、mos管m
23
的源极、mos管m
24
的源极、mos管m
27
的源极、mos管m
28
的源极、mos管m
31
和mos管m
200
的源极均接电源v
dd
；mos管m
31
的漏极与栅极相连后与i
fold
产生器相连。4.根据权利要求3所述的一种基于折线补偿的带隙基准电路，其特征在于，所述i
base
产生器包括由6个mos管m
32
～m
37
和一个晶体管q9组成，mos管m
32
的栅极与mos管m1的栅极相连，mos管m
33
的栅极与mos管m3的栅极相连，mos管m
32
的漏极与mos管m
33
的源极相连，mos管m
37
的栅极与mos管m
33
的漏极相连后与晶体管q9的集电极相连，mos管m
37
的源极与晶体管q9的基极相连，mos管m
36
的源极与晶体管q9的发射极相连后接地，mos管m
36
的栅极与漏极相连后与mos管m
35
的漏极相连，mos管m
35
的栅极与mos管m
34
的栅极相连后与i
fold
产生器相连，mos管m
34
的栅极与漏极相连后与mos管m
37
的漏极相连；其中，mos管m
32
的源极、mos管m
34
的源极和mos管m
35
的源极均接电源v
dd
。5.根据权利要求4所述的一种基于折线补偿的带隙基准电路，其特征在于，所述i
fold
产生器由23个mos管m
38
～m
60
和6个电阻r5～r
10
组成，所述mos管m
60
的栅极与mos管m
32
的栅极相连，mos管m
60
的漏极与电阻r5的一端相连，mos管m
38
的漏极与电阻r5的另一端相连，mos管m
38
的栅极与mos管m
60
的漏极相连，mos管m
38
的源极与mos管m
39
的漏极相连，mos管m
39
的栅极与mos管m
38
的漏极相连，mos管m
40
、mos管m
41
、mos管m
42
和mos管m
43
的漏极均与mos管m
38
的栅极相连，mos管m
44
的漏极与mos管m
40
的源极相连，mos管m
45
的漏极与mos管m
41
的源极相连，mos管m
46
的漏极与mos管m
42
的源极相连，mos管m
47
的漏极与mos管m
43
的源极相连，mos管m
48
的栅极与mos管m
40
的源极相连，mos管m
49
的栅极与mos管m
41
的源极相连，mos管m
50
的栅极与mos管m
42
的源极相连，mos管m
51
的栅极与mos管m
43
的源极相连，mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的栅极均与mos管m
39
的栅极相连，mos管m
48
、mos管m
49
、mos管m
50
和mos管m
51
的源极与mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的漏极对应相连，mos管m
39
、mos管m
52
、mos管m
53
、mos管m
54
和mos管m
55
的源极与电阻r6～r
10
的一端对应相连，电阻r6～r
10
的另一端及mos管m
44
、mos管m
45
、mos管m
46
和mos管m
47
的源极相连后接地，mos管m
57
的漏极与mos管m
51
的漏极相连，mos管m
56
的漏极与mos管m
57
的源极相连，mos管m
59
的漏极和栅极相连后与mos管m
51
的漏极相连，mos管m
58
的漏极和栅极相连后与mos管m
59
的源极相连，mos管m
56
的栅极与mos管m1的栅极相连，mos管m
57
的栅极与mos管m2的栅极相连，mos管m
60
的源极、mos管m
56
的源极和mos管m
58
的源极均接电源v
dd
，mos管m
58
的漏极与栅极相连后与v
bg
产生器相连。6.根据权利要求5所述的一种基于折线补偿的带隙基准电路，其特征在于，所述v
bg
产生器包括3个电路结构相同并串联连接的曲率补偿模块和一个与最后一级曲率补偿模块相连的折线补偿模块。7.根据权利要求6所述的一种基于折线补偿的带隙基准电路，其特征在于，所述曲率补偿模块由9个mos管m
61
～m
69
和2个晶体管q
10
、q
11
组成；所述mos管m
61
的栅极与mos管m
62
的栅极相连，mos管m
61
的栅极与漏极相连后与mos管m
63
的漏极相连，mos管m
63
的栅极与mos管m
65
的漏极相连后与晶体管q
10
的集电极相连，mos管m
65
的源极与mos管m
64
的漏极相连，mos管m
62
的漏极与晶体管q
10
的基极相连后与晶体管q
11
的基极相连，mos管m
67
的漏极与mos管m
69
的漏极相连后与晶体管q
11
的集电极相连，mos管m
66
的漏极与mos管m
67
的源极相连，mos管m
68
的漏极与晶体管q
11
的发射极相连后连接到下一级的与该级mos管m
63
位置相同的mos管的源极，mos管
m
68
的栅极与晶体管q
11
的集电极相连，mos管m
63
的源极、晶体管q
11
的发射极和mos管m
68
的源极相连后接地，mos管m
61
的源极、mos管m
62
的源极、mos管m
66
的源极和mos管m
69
的源极均接电源v
dd
，mos管m
64
的栅极和mos管m
66
的栅极相连后与mos管m1的栅极相连，mos管m
65
的栅极和mos管m
67
的栅极相连后与mos管m2的栅极相连。8.根据权利要求7所述的一种基于折线补偿的带隙基准电路，其特征在于，所述折线补偿模块由14个mos管m
88
～m
101
、2个晶体管q
16
、q
17
和3个电阻r
11
～r
13
组成；mos管m
88
的漏极与mos管m
89
的源极相连，mos管m
89
的漏极与最后一级的曲率补偿模块中的同第一级曲率补偿模块中mos管m
68
位置相同的mos管的漏极相连，电阻r
11
的一端与mos管m
89
的漏极相连，电阻r
11
的另一端与晶体管q
16
的发射极相连，mos管m
93
的漏极和mos管m
94
的栅极相连后与晶体管q
16
的集电极相连，mos管m
93
的源极和mos管m
92
的漏极相连，mos管m
90
栅极和漏极相连后与mos管m
94
的漏极相连，mos管m
90
的栅极和mos管m
91
的栅极相连，mos管m
91
的漏极和晶体管q
16
的基极相连后与晶体管q
17
的基极相连，mos管m
99
的漏极与mos管m
100
的漏极相连后与晶体管q
17
的集电极相连，mos管m
98
的漏极与mos管m
99
的源极相连，mos管m
99
的漏极与mos管m
100
的源极相连，mos管m
95
的源极与mos管m
96
的源极相连后与晶体管q
16
的发射极相连，mos管m
97
的漏极与晶体管q
17
的集电极相连，电阻r
13
的一端与mos管m
97
的漏极相连，电阻r
13
的另一端与电阻r
12
的一端相连，电阻r
12
的另一端与晶体管q
17
的基极相连，mos管m
94
的源极、mos管m
95
的漏极、mos管m
96
的漏极、mos管m
101
的漏极和mos管m
97
的源极均接地，mos管m
90
的源极、mos管m
91
的源极、mos管m
98
的源极和mos管m
100
的源极均接电源v
dd
，mos管m
92
的栅极和mos管m
98
的栅极相连后与mos管m1的栅极相连，mos管m
93
的栅极和mos管m
99
的栅极相连后与mos管m2的栅极相连，mos管m
100
的栅极与mos管m
31
的栅极相连，mos管m
101
的栅极与mos管m
58
的栅极相连，电阻r
13
与电阻r
12
相连的公共端产生带隙基准电压vbg。9.根据权利要求1所述的一种基于折线补偿的带隙基准电路，其特征在于，还包括利用ptat电流和ctat电流产生用于弥补生产过程中不可避免误差的trim电流的i
trim
产生器。

技术总结
本发明公开了一种基于折线补偿的带隙基准电路包括产生与温度成正比的PTAT电流的I


技术研发人员：庄浩宇 刘明宇 黄良辰 李强
受保护的技术使用者：电子科技大学
技术研发日：2023.02.28
技术公布日：2023/9/22