一种GPGPU寄存器的自管系统的制作方法

一种gpgpu寄存器的自管系统
技术领域
1.本发明涉及gpgpu技术领域，具体是一种gpgpu寄存器的自管系统。


背景技术：

2.通用图形处理器是一种利用处理图形任务的图形处理器来计算原本由中央处理器处理的通用计算任务。这些通用计算常常与图形处理没有任何关系。由于现代图形处理器强大的并行处理能力和可编程流水线，令流处理器可以处理非图形数据。特别在面对单指令流多数据流(simd)，且数据处理的运算量远大于数据调度和传输的需要时，通用图形处理器在性能上大大超越了传统的中央处理器应用程序。
3.在现有技术中，多数通用图形处理器对图形进行处理时，均通过寄存器对通用图形处理器处理后的图像进行编码，而在通过寄存器对通用图形处理器处理后图像进行编码时，寄存器均需通过外部管理系统或管理模组对寄存器进行管理，从而增加了寄存器对通用图形处理器图像处理编码反应时间，降低了通用图形处理器寄存器工作效率，因此，本技术提出一种gpgpu寄存器的自管系统。


技术实现要素：

4.本发明的目的在于提供一种gpgpu寄存器的自管系统，当通用图形处理器寄存器进行工作时，通过本系统可完成对通用图形处理器寄存器进行自我管理，从而配合通用图形处理器对图像信息进行快速编码处理，从而提高寄存器对通用图形处理器图像处理编码的反应时间，提高通用图形处理器图形处理效率，同时，通过对图像信息和寄存器进行分类，提高对图像编码的安全性和纪律性，进一步提高编码的效率，同时，通过自检单元可在系统运行时，完成系统的自我检查，从而提高运行稳定性，以解决上述背景技术中提出的在现有技术中，多数通用图形处理器对图形进行处理时，均通过寄存器对通用图形处理器处理后的图像进行编码，而在通过寄存器对通用图形处理器处理后图像进行编码时，寄存器均需通过外部管理系统或管理模组对寄存器进行管理，从而增加了寄存器对通用图形处理器图像处理编码反应时间，降低了通用图形处理器寄存器工作效率问题。
5.为实现上述目的，本发明提供如下技术方案：一种gpgpu寄存器的自管系统，本系统可加载于gpgpu寄存器内，包括主管单元、gpgpu单元、管理器、寄存器组、自检单元和信息存储单元，所述主管单元配置为本系统主要管理单元和对外信号连接单元，其中主管单元优先级最大，所述gpgpu单元包括图像处理器、图像接收模组、图像处理模组和输出模组，所述管理器包括信息收发、信息识别、信息分组、寄存器分类和信息存储，所述寄存器组包括多个寄存器和综合管理模组，所述管理模组配置为寄存器组的综合管理单元，所述管理模组分别与管理器的信息收发和寄存器信号连接，所述寄存器组配置为gpgpu单元信息存储模组，所述寄存器组对内部寄存器设置有分组，所述寄存器组内的寄存器分组为保密库、系统库和公共库，所述自检单元配置为保密库数据加、解密和数据自检单元。
6.优选的：寄存器最少需具备以下4种功能。
7.①
清除数码：将寄存器里的原有数码清除。
8.②
接收数码：在接收脉冲作用下，将外输入数码存入寄存器中。
9.③
存储数码：在没有新的写入脉冲来之前，寄存器能保存原有数码不变。
10.④
输出数码：在输出脉冲作用下，才通过电路输出数码。
11.即在本实施例中，所选择的寄存器均为移位寄存器。
12.寄存器有串行和并行两种数码存取方式。将n位二进制数一次存入寄存器或从寄存器中读出的方式称为并行方式。将n位二进制数以每次1位，分成n次存入寄存器并从寄存器读出，这种方式称为串行方式。并行方式只需一个时钟脉冲就可以完成数据操作，工作速度快，但需要n根输入和输出数据线。串行方式要使用几个时钟脉冲完成输入或输出操作，工作速度慢，但只需要一根输入或输出数据线，传输线少，适用于远距离传输。
13.作为本发明进一步的方案：所述自管单元配合为自管系统的管理单元，所述自管单元通过信息收发单元与外部建立信号连接，当所述外部图像信息发送到系统后，通过自管单元中的信息收发模组接收信息，同时将信息传输只信息识别模组，通过所述信息识别模组对信息进行识别。
14.作为本发明再进一步的方案：所述系信息识别模组包括像素点识别、数量识别和内容识别，其中像素点识别配置为图像信息内容识别，所述数量识别配置为图像数量识别，所述内容识别配置为图像信息内容识别，所述像素点识别对图像信息进行识别时，将识别结果同步反馈至内容识别，所述内容识别对接收到的图像信息内容进行识别，从而根据内容识别的图像信息内容对图像信息进行分类。
15.作为本发明再进一步的方案：当所述信息识别模组对接收到的图像信息识别结束后，将图像信息进行分组，其中分组包括保密图像信息、系统图像信息和公共图像信息，所述信息分组根据设定好的分类条件对图像信息进行分类，其中所述信息分组模组还设置有一个编解码模块，当完成对图像信息分类后，通过编解码模块对图像信息进行编码，将图像信息编码为二进制代码，并通过信息存储单元对编码后的二进制代码进行存储。
16.作为本发明再进一步的方案：当所述信息分组结束后，根据寄存器数量和种类对寄存器进行分类，同时，将信息分组模组分类后的图像信息传输至对应的寄存器中进行分类，完成图像信息的存储。
17.作为本发明再进一步的方案：所述自检单元配置为自管系统的自我检查模组，当所述寄存器组件对自检单元对图像信息进行存储时，通过自检单元定时对系统进行内部自检，确保系统正常运行，其中，自检单元与主管单元信号连接，当自检单元检测到自管系统信息存储存在问题时，则将问题反馈至主管单元。
18.作为本发明再进一步的方案：所述主管单元还设置有用于对外连接的信号连接口和对内信息输入的信息输入设备。
19.其中，寄存器的结构如下：
20.在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放门位二进制代码的寄存器需用逐个触发器来构成。
21.对寄存器中的触发器只要求它们具有置1，置0的功能即可，因而无论是用电平触发的锁存器(latch-up)，还是用脉冲触发或边沿触发的触发器(flip-flop)，都可以组成寄
存器。
22.由电平触发的动作特点可知，在clk高电平期间，q端的状态跟随d端状态的改变而改变；clk变成低电平以后，q端将保持clk变为低电平时刻d端的状态。
23.74hc175则是用cmos边沿触发器组成的4位寄存器，根据边沿触发的动作特点可知，触发器输出端的状态仅仅取决于clk上升沿到达时刻d端的状态。可见，虽然74ls75和74hc175都是4位寄存器，但由于采用了不同结构类型的触发器，所以动作特点是不同的。
24.为了增加使用的灵活性，在有些寄存器电路中还附加了一些控制电路，使寄存器又增添了异步置零、输出三态控制和保持等功能。这里所说的保持，是指clk信号到达时触发器不随d端的输入信号而改变状态，保持原来的状态不变。
25.上面介绍的两个寄存器电路中，接收数据时所有各位代码都是同时输入的，而且触发器中的数据是并行地出现在输出端的，因此将这种输入、输出方式称为并行输入、并行输出方式。
26.与现有技术相比，本发明的有益效果是：
27.1、本发明中，通过主管单元配合通用图形处理器单元和管理单元可完成对通用图形处理器寄存器进行自我管理，从而配合通用图形处理器对图像信息进行快速编码处理，从而提高寄存器对通用图形处理器图像处理编码的反应时间，提高通用图形处理器图形处理效率。
28.2、本发明中，通过对图像信息和寄存器进行分类，提高对图像编码的安全性和纪律性，进一步提高编码的效率。
29.3、本发明中，通过自检单元可在系统运行时，完成系统的自我检查，从而提高运行稳定性。
附图说明
30.图1为本发明的系统结构示意图；
31.图2为本发明中管理单元的系统结构示意图。
具体实施方式
32.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
33.在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“一端”、“一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
34.图形处理器的实质
35.即使表面上看来运用通用图形处理器进行数字信号处理并没有利用其图形处理能力，但是此类器件的图形特性对于图像装置、雷达、声纳、信号情报以及其它进行复杂计算的装置中的信号处理具有根本性的影响。斯坦对此的解释是，将通用图形处理器应用于
信号处理是使图形卡逆向运行。富兰克林说，通用图形处理器可以用来解析事物以得到可利用的信息，传递周围环境中的有用材料。通用图形处理器所擅长的是完成两方面的工作，一是表现事物，二是解析事物。
36.通用图形处理器为军用信号处理应用系统的设计人员提供了可以利用的图形处理技术，几乎免费地得到了极大的嵌入式并行处理能力。通用图形处理器在航空航天和防务应用中的增长正是将现成的商用技术用于军事技术领域的实例。现在，不仅通用图形处理器芯片的应用领域从单一的图形处理装置扩展到了信号处理装置，而且通用图形处理器的软件编程语言也在向着信号处理和通用处理扩展。类似于“开放性图形库”(opengl)那样的图形处理语言就可以用于通用处理。
37.寄存器的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，或串行输入、并行输出，十分灵活，用途也很广。
38.如在gpgpu对图像图形进行处理后，需通过寄存器对处理后的图像图形信息进行编码，使得处理后的图像图形编码为二进制编码，方便图像信息进行存储、运输。
39.寄存器是cpu内部用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由n个锁存器或触发器可以构成n位寄存器。寄存器是中央处理器内的组成部分。寄存器是有限存储容量的高速存储部件，它们可用来暂存指令、数据和位址。
40.在计算机领域，寄存器是cpu内部的元件，包括通用寄存器、专用寄存器和控制寄存器。寄存器拥有非常高的读写速度，所以在寄存器之间的数据传送非常快。
41.请参阅图1～2，本发明实施例中，一种gpgpu寄存器的自管系统，本系统可加载于gpgpu寄存器内，包括主管单元、gpgpu单元、管理器、寄存器组、自检单元和信息存储单元，所述主管单元配置为本系统主要管理单元和对外信号连接单元，其中主管单元优先级最大，所述gpgpu单元包括图像处理器、图像接收模组、图像处理模组和输出模组，所述管理器包括信息收发、信息识别、信息分组、寄存器分类和信息存储，所述寄存器组包括多个寄存器和综合管理模组，所述管理模组配置为寄存器组的综合管理单元，所述管理模组分别与管理器的信息收发和寄存器信号连接，所述寄存器组配置为gpgpu单元信息存储模组，所述寄存器组对内部寄存器设置有分组，所述寄存器组内的寄存器分组为保密库、系统库和公共库，所述自检单元配置为保密库数据加、解密和数据自检单元。
42.在本实施例中，寄存器组可采用cortex-m4型号寄存器。
43.其中，cortex-m4总共有18个寄存器，相比传统arm(如arm7/arm9/cortex-a系列)的38个寄存器已减少很多，减少了内核核心面积(die-size)。
44.此外，cortex-m4还包含4个特殊功能寄存器primask、faui。tmask、basepri和control。
45.从而通过对cortex-m4进行分期，并对不同等级的图像信息进行编解码。
46.所述自管单元配合为自管系统的管理单元，所述自管单元通过信息收发单元与外部建立信号连接，当所述外部图像信息发送到系统后，通过自管单元中的信息收发模组接收信息，同时将信息传输只信息识别模组，通过所述信息识别模组对信息进行识别。
47.所述系信息识别模组包括像素点识别、数量识别和内容识别，其中像素点识别配置为图像信息内容识别，所述数量识别配置为图像数量识别，所述内容识别配置为图像信息内容识别，所述像素点识别对图像信息进行识别时，将识别结果同步反馈至内容识别，所述内容识别对接收到的图像信息内容进行识别，从而根据内容识别的图像信息内容对图像信息进行分类。
48.当所述信息识别模组对接收到的图像信息识别结束后，将图像信息进行分组，其中分组包括保密图像信息、系统图像信息和公共图像信息，所述信息分组根据设定好的分类条件对图像信息进行分类，其中所述信息分组模组还设置有一个编解码模块，当完成对图像信息分类后，通过编解码模块对图像信息进行编码，将图像信息编码为二进制代码，并通过信息存储单元对编码后的二进制代码进行存储。
49.寄存器处理的代码具备如下功能：
50.(1)代码要存得进；
51.(2)代码要记得住；
52.(3)代码要取得出。
53.寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位2进制代码，存放n位2进制代码的寄存器，需用n个触发器来构成。对寄存器中的触发器只要求它具有置1、置0的功能即可，因而无论用何种类型的触发器都可组成寄存器。
54.同时，在本实施例中，对于寄存器的寻址需满足如下要求：
55.寄存器寻址就是利用寄存器中的数值作为操作数，这种寻址方式是各类微处理器经常采用的一种方式，也是一种执行效率较高的寻址方式。寄存器寻址是指操作数存放在cpu内部的寄存器中，指令中给出操作数所在的寄存器名。寄存器操作数可以是8位寄存器ah、al、bh、bl、ch、cl、dh、dl，也可以是16位寄存器ax、bx、cx、dx、sp、bp、si、di等。因为寄存器寻址不需要通过总线操作访问存储器，所以指令执行速度比较快。寄存器寻址(register addressing)是以通用寄存器的内容作为操作数的寻址方式，在该寻址方式下，操作数存放在寄存器中。寄存器寻址方式的寻址对象为：a，b，dptr，r0～r7。其中，b仅在乘除法指令中为寄存器寻址，在其他指令中为直接寻址。a可以按寄存器寻址又可以直接寻址，直接寻址时写成acc。
56.当所述信息分组结束后，根据寄存器数量和种类对寄存器进行分类，同时，将信息分组模组分类后的图像信息传输至对应的寄存器中进行分类，完成图像信息的存储。
57.所述自检单元配置为自管系统的自我检查模组，当所述寄存器组件对自检单元对图像信息进行存储时，通过自检单元定时对系统进行内部自检，确保系统正常运行，其中，自检单元与主管单元信号连接，当自检单元检测到自管系统信息存储存在问题时，则将问题反馈至主管单元。
58.所述主管单元还设置有用于对外连接的信号连接口和对内信息输入的信息输入设备。
59.在本实施例中，
60.寄存器最少需具备以下4种功能。
61.①
清除数码：将寄存器里的原有数码清除。
62.②
接收数码：在接收脉冲作用下，将外输入数码存入寄存器中。
63.③
存储数码：在没有新的写入脉冲来之前，寄存器能保存原有数码不变。
64.④
输出数码：在输出脉冲作用下，才通过电路输出数码。
65.即在本实施例中，所选择的寄存器均为移位寄存器。
66.寄存器有串行和并行两种数码存取方式。将n位二进制数一次存入寄存器或从寄存器中读出的方式称为并行方式。将n位二进制数以每次1位，分成n次存入寄存器并从寄存器读出，这种方式称为串行方式。并行方式只需一个时钟脉冲就可以完成数据操作，工作速度快，但需要n根输入和输出数据线。串行方式要使用几个时钟脉冲完成输入或输出操作，工作速度慢，但只需要一根输入或输出数据线，传输线少，适用于远距离传输。
67.其中，寄存器的结构如下：
68.在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放门位二进制代码的寄存器需用逐个触发器来构成。
69.对寄存器中的触发器只要求它们具有置1，置0的功能即可，因而无论是用电平触发的锁存器(latch-up)，还是用脉冲触发或边沿触发的触发器(flip-flop)，都可以组成寄存器。
70.由电平触发的动作特点可知，在clk高电平期间，q端的状态跟随d端状态的改变而改变；clk变成低电平以后，q端将保持clk变为低电平时刻d端的状态。
71.74hc175则是用cmos边沿触发器组成的4位寄存器，根据边沿触发的动作特点可知，触发器输出端的状态仅仅取决于clk上升沿到达时刻d端的状态。可见，虽然74ls75和74hc175都是4位寄存器，但由于采用了不同结构类型的触发器，所以动作特点是不同的。
72.为了增加使用的灵活性，在有些寄存器电路中还附加了一些控制电路，使寄存器又增添了异步置零、输出三态控制和保持等功能。这里所说的保持，是指clk信号到达时触发器不随d端的输入信号而改变状态，保持原来的状态不变。
73.上面介绍的两个寄存器电路中，接收数据时所有各位代码都是同时输入的，而且触发器中的数据是并行地出现在输出端的，因此将这种输入、输出方式称为并行输入、并行输出方式。
74.当本发明对图形处理器处理后的图形进行编码时，寄存器由触发器(d触发器)组成，主要作用是用来暂时存放数码或指令。一个触发器可以存放一位二进制代码，若要存放n位二进制数码，则需用n个触发器。
75.寄存器应具有接收数据、存放数据和输出数据的功能，它由触发器和门电路组成。只有得到“存入脉冲”(又称“存入指令”、“写入指令”)时，寄存器才能接收数据；在得到“读出”指令时，寄存器才将数据输出。
76.寄存器存放数码的方式有并行和串行两种。并行方式是数码从各对应位输入端同时输入到寄存器中；串行方式是数码从一个输入端逐位输入到寄存器中。
77.寄存器读出数码的方式也有并行和串行两种。在并行方式中，被读出的数码同时出现在各位的输出端上；在串行方式中，被读出的数码在一个输出端逐位出现。
78.此申请中用到的术语
″
元件
″
和
″
系统
″
被用来指代与计算机有关的实体，硬件、硬件和软件的结合、或者是软件或执行中的软件。例如，一个元件可以但不限于是处理器上运行的进程、处理器、对象、可执行的、执行线程、程序和计算机。用图解的方法，在服务器上执行的应用程序和服务器都可以是一个元件。一个或多个元件可以驻留在进程和/或运行的线程内，并且一个元件可以被定位在一个计算机上和/或在两个或更多的计算机之间被分配。
79.此外，在此使用的术语
″
推断
″
通常是指通过经由事件和/或数据被记录的一组观察结果来推出或推断系统状态、环境和/或用户的处理。推断可以用于识别一个特殊环境或反应，或者例如可以产生状态上的概率分布。推断可以是随机的，即基于数据和事件而在所关心的状态上的概率分布的计算。推断还可以指用于从一组事件和/或数据中组成高级事件的技术。这种推断从一组被观察到的事件和/或被存储的事件的数据中产生新的事件或反应的结构，不管这些事件在当时是否密切相关，以及这些事件和数据是否来自一个或几个事件和数据源。
80.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种gpgpu寄存器的自管系统，本系统可加载于gpgpu寄存器内，包括主管单元、gpgpu单元、管理器、寄存器组、自检单元和信息存储单元，其特征在于：所述主管单元配置为本系统主要管理单元和对外信号连接单元，其中主管单元优先级最大，所述gpgpu单元包括图像处理器、图像接收模组、图像处理模组和输出模组，所述管理器包括信息收发、信息识别、信息分组、寄存器分类和信息存储，所述寄存器组包括多个寄存器和综合管理模组，所述管理模组配置为寄存器组的综合管理单元，所述管理模组分别与管理器的信息收发和寄存器信号连接，所述寄存器组配置为gpgpu单元信息存储模组，所述寄存器组对内部寄存器设置有分组，所述寄存器组内的寄存器分组为保密库、系统库和公共库，所述自检单元配置为保密库数据加、解密和数据自检单元。2.根据权利要求1所述的一种gpgpu寄存器的自管系统，其特征在于：所述自管单元配合为自管系统的管理单元，所述自管单元通过信息收发单元与外部建立信号连接，当所述外部图像信息发送到系统后，通过自管单元中的信息收发模组接收信息，同时将信息传输只信息识别模组，通过所述信息识别模组对信息进行识别。3.根据权利要求2所述的一种gpgpu寄存器的自管系统，其特征在于：所述系信息识别模组包括像素点识别、数量识别和内容识别，其中像素点识别配置为图像信息内容识别，所述数量识别配置为图像数量识别，所述内容识别配置为图像信息内容识别，所述像素点识别对图像信息进行识别时，将识别结果同步反馈至内容识别，所述内容识别对接收到的图像信息内容进行识别，从而根据内容识别的图像信息内容对图像信息进行分类。4.根据权利要求1所述的一种gpgpu寄存器的自管系统，其特征在于：当所述信息识别模组对接收到的图像信息识别结束后，将图像信息进行分组，其中分组包括保密图像信息、系统图像信息和公共图像信息，所述信息分组根据设定好的分类条件对图像信息进行分类，其中所述信息分组模组还设置有一个编解码模块，当完成对图像信息分类后，通过编解码模块对图像信息进行编码，将图像信息编码为二进制代码，并通过信息存储单元对编码后的二进制代码进行存储。5.根据权利要求1所述的一种gpgpu寄存器的自管系统，其特征在于：当所述信息分组结束后，根据寄存器数量和种类对寄存器进行分类，同时，将信息分组模组分类后的图像信息传输至对应的寄存器中进行分类，完成图像信息的存储。6.根据权利要求1所述的一种gpgpu寄存器的自管系统，其特征在于：所述自检单元配置为自管系统的自我检查模组，当所述寄存器组件对自检单元对图像信息进行存储时，通过自检单元定时对系统进行内部自检，确保系统正常运行，其中，自检单元与主管单元信号连接，当自检单元检测到自管系统信息存储存在问题时，则将问题反馈至主管单元。7.根据权利要求1所述的一种gpgpu寄存器的自管系统，其特征在于：所述主管单元还设置有用于对外连接的信号连接口和对内信息输入的信息输入设备。

技术总结
本发明公开了GPGPU技术领域的一种GPGPU寄存器的自管系统，包括主管单元、GPGPU单元、管理器、寄存器组、自检单元和信息存储单元，所述主管单元配置为本系统主要管理单元和对外信号连接单元，其中主管单元优先级最大，所述GPGPU单元包括图像处理器、图像接收模组、图像处理模组和输出模组，所述管理器包括信息收发、信息识别、信息分组、寄存器分类和信息存储。本发明的有益效果是：通过主管单元配合GPGPU单元和管理单元可完成对GPGPU寄存器进行自我管理，从而配合GPGPU对图像信息进行快速编码处理，从而提高寄存器对GPGPU图像处理编码的反应时间，提高GPGPU图形处理效率；通过对图像信息和寄存器进行分类，提高对图像编码的安全性和纪律性，进一步提高编码的效率。进一步提高编码的效率。进一步提高编码的效率。


技术研发人员：赵先明 向阳
受保护的技术使用者：北京红山信息科技研究院有限公司
技术研发日：2023.06.20
技术公布日：2023/9/22