一种IO接口快速测试系统的制作方法

一种io接口快速测试系统
技术领域
1.本发明属于雷达控制领域，具体涉及一种io接口快速测试系统。


背景技术：

2.在雷达控制领域，io(input/output，输入/输出)接口是常用的控制接口，主要用于健康管理监测、波束控制、收发分时控制等等。在雷达组件中，io接口信号通常由数字板上的fpga(field-programmable gate array现场可编程门阵列)等可编程逻辑器件产生或者接收，再通过转接柔板或低频线缆转接到末级模块。测试排查io接口通路的功能，可以提高组件生产效率，并提高组件的可靠性。
3.在雷达控制体系和监测体系中，io接口通路种类繁杂、数量多，传统的测试方法主要通过示波器、测试中枢、上位机相组合，或者使用逻辑分析仪、上位机的组合方式来搭建测试摊位，资源占用多，且成本过高，难以满足当前通用化、低成本、高灵活度的生产需求。


技术实现要素：

4.为解决现有技术存在的难题，本发明提供了一种io接口快速测试系统，包括数字板和上位机软件，数字板通过连接器夹具与被测数字板和被测转接板连接，上位机软件对被测数字板和被测转接板完成io接口快速测试；数字板包括电源模块、时钟链路、fpga芯片、电平转换双向驱动芯片、拨码开关和连接器夹具；fpga芯片通过fpga下载器链路与上位机软件中的上位机进行通信，接收上位机的配置指令、输出指定的io信号，并将接收到的输入io信号通过fpga下载器链路传输给上位机软件；电平转换双向驱动芯片的输出io电平端子与拨码开关的公共端连接，通过拨码开关切换电平转换双向驱动芯片的输出io电平水平；时钟链路给fpga芯片提供时钟信号；fpga芯片的io接口与电平转换双向驱动芯片连接，同时电平转换双向驱动芯片的输入/输出方向控制管脚也引入fpga芯片；受上位机软件控制，fpga芯片对电平转换双向驱动器芯片进行io接口输入/输出配置。
5.进一步地，所述上位机软件包括测试控制模块、io逻辑判断设置模块、io序号设置模块、上位机和测试报告生成模块；io逻辑判断设置模块用于设置io逻辑判据；io序号设置模块用于设置数字板对应的输入和输出io序号。
6.进一步地，所述接口快速测试具体包括以下步骤：
7.根据数字板和被测件的io接口连接关系设置数字板对应的输入和输出io序号；
8.根据测试需要设置io逻辑判据为io间隔电平翻转策略或者io逐位电平翻转策略；
9.根据被测件io口的逻辑电平，拨动数字板上的拨码开关对数字板输出io电平进行配置；所述被测件为被测数字板或被测转接板；
10.确认好系统连接后，在上位机软件的用户交互界面进行测试控制，开启测试；
11.数字板通过fpga下载器链路接收来自于上位机的控制指令，并在输出io口输出对应的逻辑电平，在输入io口接收对应的被测件的逻辑电平；
12.对于不自主产生io信号的被测转接板，io接口测试形成自回环，数字板的输出io
信号进入被测转接板，信号流经被测转接板的io通路之后再通过被测转接板的接口流入数字板输入io口，数字板将接收到的io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测转接板io接口通路合格，并由上位机软件生成测试报告；
13.对于自主产生io信号的被测数字板输入io接口测试，被测数字板也与上位机建立fpga下载器链路，数字板的输出io信号进入被测数字板，信号流经被测数字板的io通路之后由被测数字板的可编程逻辑器件接收，再通过被测数字板的fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测数字板的输入io接口通路合格，并由上位机软件生成测试报告；
14.对于自主产生io信号的被测数字板输出io接口测试，被测数字板与上位机建立fpga下载器链路，并接收来自上位机的控制指令，产生相应的io信号并由被测数字板的输出io接口输出，流入数字板输入io口，数字板将接收到io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测数字板的输出io接口通路合格，并由上位机软件生成测试报告。
15.进一步地，所述io逻辑判据包括io间隔电平翻转策略，io间隔电平翻转策略具体包括以下步骤：
16.步骤1、将数字板所有奇数io输出口配置为0，偶数io输出口配置为1，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为0，偶数io输入口判定为1，则输出步骤1测试合格的结果，否则输出对应错误电平的接口序号；
17.步骤2、将数字板所有奇数io输出口配置为1，偶数io输出口配置为0，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为1，偶数io输入口判定为0，则输出步骤2测试合格的结果，否则输出对应错误电平的接口序号；
18.步骤3、在步骤1和步骤2均判定合格后，上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。
19.进一步地，所述io逻辑判据包括io逐位电平翻转策略，io逐位电平翻转策略的步骤具体为：
20.按从低到高的序号依次将数字板对应io输出口配置为1，其余io输出口配置为0，上位机每次对接收到的io输入口信号进行逻辑判断，对应当前序号的io输入口判定为1，其余io输入口判定为0，则当前序号io接口的测试结果合格，遍历每个io接口之后，若每个io接口都判定合格则上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。
21.进一步地，电源模块产生fpga配置电平、时钟电路驱动电平、fpga逻辑电平、多种输出io电平。
22.进一步地，连接器夹具包括压接式连接器、被测件对接连接器和甩线，压接式连接器和被测件对接连接器之间通过甩线连接，甩线通过压接方式固定在压接式连接器上；所述被测件为被测数字板或被测转接板。
23.与现有技术相比，本发明具有如下技术效果：
24.1.本发明使用自研数字板进行io接口信号的通断测试，较常规使用示波器、控制中枢、逻辑分析仪的方式成本大幅减小。
25.2.本发明针对不同被测件可灵活更换不同的连接器夹具，实现了io接口测试的通用性。
26.3.本发明针对不同被测件可灵活切换不同的io电平，实现了io接口测试的通用性。
27.4.本发明针对不同被测件可灵活配置不同的输入/输出io接口数量，实现了io接口测试的通用性。
28.5.本发明可灵活配置io通道io逻辑判据，兼顾测试效率和测试可靠性。
29.6.本发明的自研数字板生产周期短，测试系统搭建简单，可极大的提高测试效率。
附图说明
30.图1为本发明实施例的io接口快速测试系统结构框图。
31.图2为本发明实施例的数字板原理框图。
32.图3为本发明实施例的io间隔电平翻转策略示意图。
33.图4为本发明实施例的io逐位电平翻转策略示意图。
具体实施方式
34.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
35.本实施例所述io接口快速测试系统包括数字板和上位机软件，能够实现多路双向io收发功能，兼容多种io电平，即可以输出不同电平的io信号，也可以接收不同电平的io信号，上位机软件可以生成测试报告。
36.所述上位机软件包括测试控制模块、io逻辑判断设置模块、io序号设置模块、上位机和测试报告生成模块。
37.所述上位机软件通过fpga下载器链路与数字板和被测数字板连接，数字板通过连接器夹具与被测数字板和被测转接板连接。连接器夹具与被测件(被测数字板或被测转接板)的io接口对接，针对不同被测件可灵活更换不同的连接器夹具。上位机软件对被测数字板和被测转接板完成io接口快速测试。
38.数字板能够产生多种电平，使用拨码开关进行切换可灵活配置数字板对外io接口电平。
39.如图2所示，数字板包括电源模块、时钟链路、fpga芯片、电平转换双向驱动芯片、拨码开关和连接器夹具。
40.外部电源输入进入电源模块，电源模块产生fpga配置电平、时钟电路驱动电平、fpga逻辑电平、多种输出io电平。
41.fpga芯片通过fpga下载器链路与上位机进行通信，接收上位机的配置指令、输出指定的io信号、并将接收到的输入io信号通过fpga下载器链路传输给上位机软件。
42.电平转换双向驱动芯片的输出io电平端子与拨码开关公共端连接，拨动拨码开关可以灵活切换电平转换双向驱动芯片的输出io电平。
43.时钟链路给fpga芯片提供时钟信号，fpga芯片通过下载器链路接口与上位机通信，完成接收指令和上传输入io逻辑电平的操作，fpga芯片的io接口根据接收到的上位机指令，可以任意配置成输入或输出状态。fpga芯片的io接口与电平转换双向驱动芯片连接，同时电平转换双向驱动芯片的输入/输出方向控制管脚也引入fpga芯片；受上位机软件控制，fpga芯片对电平转换双向驱动器芯片进行io接口输入/输出配置，即可以灵活地切换电平转换双向驱动芯片io口的输入输出方向。
44.连接器夹具包括压接式连接器、被测件对接连接器和甩线，压接式连接器和被测件对接连接器之间通过甩线连接，其中被测件对接连接器与甩线组成电缆组件，甩线通过压接方式固定在压接式连接器上，更换灵活。
45.如图1所示，io接口快速测试流程包括以下步骤：
46.根据连接器夹具的连接关系(数字板和被测件的io接口连接关系)设置数字板对应的输入和输出io序号；
47.然后根据实际测试的需要(流水线测试或者排故)设置io逻辑判据为io间隔电平翻转策略或者io逐位电平翻转策略，如图3、4所示；
48.根据被测件io口的逻辑电平，拨动数字板上的拨码开关对数字板输出io电平进行配置；
49.确认好系统连接后，在上位机软件的用户交互界面进行测试控制，开启测试；
50.数字板通过fpga下载器链路接收来自于上位机的控制指令，并在输出io口输出对应的逻辑电平，在输入io口接收对应的被测件的逻辑电平；所述被测件为被测数字板或被测转接板；
51.对于不自主产生io信号的被测转接板，io接口测试形成自回环，数字板的输出io信号进入被测转接板，信号流经被测转接板的io通路之后再通过被测转接板的接口流入数字板输入io口，数字板将接收到的io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测转接板io接口通路合格，并由上位机软件生成测试报告；
52.对于自主产生io信号的被测数字板输入io接口测试，被测数字板也与上位机建立fpga下载器链路，数字板的输出io信号进入被测数字板，信号流经被测数字板的io通路之后由被测数字板的可编程逻辑器件(fpga等)接收，再通过被测数字板的fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测数字板的输入io接口通路合格，并由上位机软件生成测试报告；
53.对于自主产生io信号的被测数字板输出io接口测试，被测数字板与上位机建立fpga下载器链路，并接收来自上位机的控制指令，产生相应的io信号并由被测数字板的输出io接口输出，流入数字板输入io口，数字板将接收到io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测数字板的输出io接口通路合格，并由上位机软件生成测试报告。
54.本实施例io通道io逻辑判据可通过上位机软件灵活配置。在大批量测试时采用io间隔电平翻转的方式测试，提高测试效率。
55.io逻辑判据包括io间隔电平翻转策略和io逐位电平翻转策略两个部分。
56.如图3所示，所述io间隔电平翻转策略包括以下步骤：
57.步骤1、将数字板所有奇数io输出口配置为0，偶数io输出口配置为1，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为0，偶数io输入口判定为1，则输出步骤1测试合格的结果，否则输出对应错误电平的接口序号；
58.步骤2、将数字板所有奇数io输出口配置为1，偶数io输出口配置为0，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为1，偶数io输入口判定为0，则输出步骤2测试合格的结果，否则输出对应错误电平的接口序号；
59.步骤3、在步骤1和步骤2均判定合格后，上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。
60.如图4所示，所述io逐位电平翻转策略的步骤具体为：
61.按从低到高的序号依次将数字板对应io输出口配置为1，其余io输出口配置为0，上位机每次对接收到的io输入口信号进行逻辑判断，对应当前序号的io输入口判定为1，其余io输入口判定为0，则当前序号io接口的测试结果合格，遍历每个io接口之后，若每个io接口都判定合格则上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。
62.在故障件排故时采用io逐位电平翻转的方式测试，能够提高排故可靠性。
63.io接口测试策略在上位机软件中开放给用户，用户可以根据产品需求自行配置输出io信号波形、io接口的逻辑判断方式。
64.本发明的优点在于：
65.1、使用了一种低成本的数字板替代io接口测试仪表，数字板可与上位机通信，对输入/输出的io接口数量可以灵活地配置。
66.2、使用了一种低成本的数字板替代io接口测试仪表，数字板上可以通过开关配置输出io电平，兼容具有不同io电平的被测件。
67.3、使用了连接器夹具，夹具采用压接式连接方式，可以灵活对接具有不同io接口连接器的被测件。
68.4、对于同样采用可编程逻辑器件自主产生io信号的被测件，可将被测件加入上位机通信，形成io互传测试，提高测试速率。
69.5、io接口测试策略可以利用上位机软件灵活配置，系统测试方法可以配置为io间隔电平翻转策略，提高测试效率，也可以配置io逐位电平翻转策略，提高测试可靠性。
70.6、io接口测试策略在上位机软件中开放给用户，用户可以根据产品需求自行配置输出io信号波形、io接口的逻辑判断方式。
71.本技术的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限
于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
72.在本技术所提供的几个实施例中，应该理解到，所揭露的系统和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
73.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
74.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
75.所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述的io接口快速测试系统的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(英文全称：read-onlymemory，英文缩写：rom)、随机存取存储器(英文全称：random access memory，英文缩写：ram)、磁碟或者光盘等各种可以存储程序代码的介质。
76.以上所述，以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。

技术特征：
1.一种io接口快速测试系统，其特征在于，包括数字板和上位机软件，数字板通过连接器夹具与被测数字板和被测转接板连接，上位机软件对被测数字板和被测转接板完成io接口快速测试；数字板包括电源模块、时钟链路、fpga芯片、电平转换双向驱动芯片、拨码开关和连接器夹具；fpga芯片通过fpga下载器链路与上位机软件中的上位机进行通信，接收上位机的配置指令、输出指定的io信号，并将接收到的输入io信号通过fpga下载器链路传输给上位机软件；电平转换双向驱动芯片的输出io电平端子与拨码开关的公共端连接，通过拨码开关切换电平转换双向驱动芯片的输出io电平水平；时钟链路给fpga芯片提供时钟信号；fpga芯片的io接口与电平转换双向驱动芯片连接，同时电平转换双向驱动芯片的输入/输出方向控制管脚也引入fpga芯片；受上位机软件控制，fpga芯片对电平转换双向驱动器芯片进行io接口输入/输出配置。2.根据权利要求1所述的io接口快速测试系统，其特征在于，所述上位机软件包括测试控制模块、io逻辑判断设置模块、io序号设置模块、上位机和测试报告生成模块；io逻辑判断设置模块用于设置io逻辑判据；io序号设置模块用于设置数字板对应的输入和输出io序号。3.根据权利要求1所述的io接口快速测试系统，其特征在于，所述接口快速测试具体包括以下步骤：根据数字板和被测件的io接口连接关系设置数字板对应的输入和输出io序号；所述被测件包括被测数字板、被测转接板；根据测试需要设置io逻辑判据为io间隔电平翻转策略或者io逐位电平翻转策略；根据被测件io口的逻辑电平，拨动数字板上的拨码开关对数字板输出io电平进行配置；确认好系统连接后，在上位机软件的用户交互界面进行测试控制，开启测试；数字板通过fpga下载器链路接收来自于上位机的控制指令，并在输出io口输出对应的逻辑电平，在输入io口接收对应的被测件的逻辑电平；对于不自主产生io信号的被测转接板，io接口测试形成自回环，数字板的输出io信号进入被测转接板，信号流经被测转接板的io通路之后再通过被测转接板的接口流入数字板输入io口，数字板将接收到的io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测转接板io接口通路合格，并由上位机软件生成测试报告；对于自主产生io信号的被测数字板输入io接口测试，被测数字板也与上位机建立fpga下载器链路，数字板的输出io信号进入被测数字板，信号流经被测数字板的io通路之后由被测数字板的可编程逻辑器件接收，再通过被测数字板的fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若符合io逻辑判据，则判断被测数字板的输入io接口通路合格，并由上位机软件生成测试报告；对于自主产生io信号的被测数字板输出io接口测试，被测数字板与上位机建立fpga下载器链路，并接收来自上位机的控制指令，产生相应的io信号并由被测数字板的输出io接口输出，流入数字板输入io口，数字板将接收到io信号通过fpga下载器链路传输到上位机中，上位机软件根据预先设置的io逻辑判据和io序号对接收到的io信号进行逻辑判断，若
符合io逻辑判据，则判断被测数字板的输出io接口通路合格，并由上位机软件生成测试报告。4.根据权利要求3所述的io接口快速测试系统，其特征在于，所述io逻辑判据包括io间隔电平翻转策略，io间隔电平翻转策略具体包括以下步骤：步骤1、将数字板所有奇数io输出口配置为0，偶数io输出口配置为1，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为0，偶数io输入口判定为1，则输出步骤1测试合格的结果，否则输出对应错误电平的接口序号；步骤2、将数字板所有奇数io输出口配置为1，偶数io输出口配置为0，上位机对接收到的io输入口信号进行逻辑判断，奇数io输入口判定为1，偶数io输入口判定为0，则输出步骤2测试合格的结果，否则输出对应错误电平的接口序号；步骤3、在步骤1和步骤2均判定合格后，上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。5.根据权利要求3所述的io接口快速测试系统，其特征在于，所述io逻辑判据包括io逐位电平翻转策略，io逐位电平翻转策略的步骤具体为：按从低到高的序号依次将数字板对应io输出口配置为1，其余io输出口配置为0，上位机每次对接收到的io输入口信号进行逻辑判断，对应当前序号的io输入口判定为1，其余io输入口判定为0，则当前序号io接口的测试结果合格，遍历每个io接口之后，若每个io接口都判定合格则上位机软件输出测试合格的报告，否则输出对应错误电平的接口序号测试结果。6.根据权利要求1所述的io接口快速测试系统，其特征在于，电源模块产生fpga配置电平、时钟电路驱动电平、fpga逻辑电平、多种输出io电平。7.根据权利要求1所述的io接口快速测试系统，其特征在于，连接器夹具包括压接式连接器、被测件对接连接器和甩线，压接式连接器和被测件对接连接器之间通过甩线连接，甩线通过压接方式固定在压接式连接器上；所述被测件为被测数字板或被测转接板。

技术总结
本发明提供了一种IO接口快速测试系统，包括：数字板和上位机软件，数字板通过连接器夹具与被测数字板和被测转接板连接，上位机软件对被测数字板和被测转接板完成IO接口快速测试。本发明提出了一种IO接口快速测试系统，满足通用化、低成本、高灵活度的IO接口快速测试需求。需求。需求。


技术研发人员：吴建熙 付德龙 郑华溢 肖达
受保护的技术使用者：中国电子科技集团公司第十四研究所
技术研发日：2023.06.25
技术公布日：2023/9/22