基于单芯片平台的小型单脉冲雷达信号处理系统

1.本发明属于雷达信号处理技术领域，具体涉及一种基于单芯片平台的小型单脉冲雷达信号处理系统。


背景技术：

2.单脉冲雷达是一种精密跟踪雷达。它每发射一个脉冲，天线能同时形成若干个波束，将各波束回波信号的振幅和相位进行比较，当目标位于天线轴线上时，各波束回波信号的振幅和相位相等，信号差为零；当目标不在天线轴线上时，各波束回波信号的振幅和相位不等，产生信号差，驱动天线转向目标直至天线轴线对准目标，这样便可测出目标的俯仰角和方位角，从各波束接收的信号之和，可测出目标的距离，实现对目标的距离测量和角度跟踪。
3.现有单脉冲雷达系统通常采用fpga+dsp(fpga：field programmable gate array，现场可编程门阵列；dsp：digital signal processor，数字信号处理器)级联架构方案完成信号采集与处理任务。一般采用由fpga芯片完成信号采集与定点运算、dsp芯片完成浮点运算与系统控制的设计方案。
4.综上所述，现有技术存在以下缺点：
5.a)现有单脉冲雷达采用多芯片架构方案完成信号处理和天线控制任务，其结构复杂，功耗较高，可靠性较低，难以小型化、集成化应用。
6.b)采用多芯片架构方案时，芯片间的数据传输依靠硬件链路完成，其软件开发与维护成本较高，硬件方案设计完成后，可调整性有限，灵活性大大降低。
7.c)现有多芯片架构应用到小型单脉冲雷达中后难以发挥全部运算能力，会造成各方面资源上的损失，包括成本、体积、功耗等。


技术实现要素：

8.为了解决现有技术中存在的上述问题，本发明提供了一种基于单芯片平台的小型单脉冲雷达信号处理系统。本发明要解决的技术问题通过以下技术方案实现：
9.本发明提供了一种基于单芯片平台的小型单脉冲雷达信号处理系统，所述基于单芯片平台的小型单脉冲雷达信号处理系统集成在单芯片上，并与相控阵天线以及adc采集单元通过io口相互通信，所述基于单芯片平台的小型单脉冲雷达信号处理系统包括：
10.波形产生模块，用于产生两种波形的中频线性调频信号，并传输至相控阵天线；
11.信号采集模块，用于接收adc采集单元输出的三路串行数据，并将三路串行数据转化为并行数据；
12.其中，所述串行数据由adc采集单元通过采集所述相控阵天线输出的和路、方位差路、俯仰差路的中频线性调频信号得到的；
13.天线控制模块，用于生成时序波形以控制相控阵天线的收发时序以及生成移相码以控制相控阵天线的波束方向；
14.信号处理模块，用于完成信号采集模块转化的并行数据的定点处理过程，以及浮点处理过程；
15.有益效果：
16.(1)本发明采用波形产生+天线控制+信号采集+信号处理的一体化方案，将小型相控阵天线信号产生等过程集中到单芯片内完成，基于zynq-7000系列芯片完成单脉冲雷达信号定点和浮点运算，由该芯片中的fpga完成信号采集和定点运算任务，arm核完成系统控制和浮点数据处理任务，能够同时满足信号处理实时性要求和处理精度要求，有效解决了现有单脉冲雷达信号处理与控制部件结构复杂、功耗高、成本高，难以小型化、集成化等问题。
17.(2)本发明采用单片芯片进行信号采集与处理，使用芯片内标准接口进行数据传输与交互，可通过软件灵活配置接口功能和速率，有效避免了芯片间数据传输链路可靠性与可维护性问题。
18.(3)本发明对单脉冲雷达信号处理流程做出了整体规划和具体实现，针对实现过程中的关键点提出使用异步fifo进行多bit数据跨时钟域、设计了pl与ps不同类型数据交互方案
19.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
20.图1是本发明提供的基于单芯片平台的小型单脉冲雷达信号处理系统的示意图；
21.图2是本发明提供的波形产生模块工作流程的示意图；
22.图3是本发明提供的双线adc输出时序的示意图；
23.图4是本发明提供的adc数据组成示意图；
24.图5是本发明提供的时序控制模块工作流程的示意图；
25.图6是本发明提供的时序控制模块输出波形的示意图；
26.图7是本发明提供的波束方向控制模块工作流程的示意图；
27.图8是本发明提供的信号处理流程的示意图；
28.图9是本发明提供的二维时域数据矩阵的示意图；
29.图10是本发明提供的参考单元与保护单元的示意图；
30.图11是本发明提供的状态转换的示意图；
31.图12是本发明提供的整体工作流程的示意图。
具体实施方式
32.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
33.本发明提供了一种基于单芯片平台的小型单脉冲雷达信号处理系统，所述基于单芯片平台的小型单脉冲雷达信号处理系统集成在单芯片上，并与相控阵天线以及adc采集单元通过io口相互通信。所述单芯片为zynq-7000系列芯片，分为pl可编程逻辑部分和ps处理系统部分，pl部分与ps部分利用自定义ip，通过gp接口进行控制参数交互；通过hp接口、ddr以及amba总线接口完成信号数据交互；
34.其中，ps部分包括系统控制模块、信号处理浮点运算模块，所述波形产生模块、信号采集模块、天线控制模块以及信号处理定点运算模块的功能由pl部分实现。
35.本发明采用zynq-7000系列芯片完成小型单脉冲雷达信号处理，zynq-7000系列芯片分为pl(programmable logic，可编程逻辑)部分和ps(processor system，处理系统)，两者通过axi(advanced extensible interface先进可扩展接口)总线互联。其中，pl部分由xilinx公司推出的7系列fpga组成，可通过硬件描述语言进行编程；ps部分包括apu(application processing unit，应用处理器单元)、拓展外设接口、cache(高速缓存)存储器、存储器接口、互联接口和时钟发生电路等部件。其中，apu由两个arm核和关联计算单元组成。ps部分主要进行接口控制和浮点运算，可通过软件编程。
36.参考图1所示，本发明基于单芯片完成小型单脉冲雷达波形产生、信号采集、天线控制和信号处理等工作，所述基于单芯片平台的小型单脉冲雷达信号处理系统包括：
37.波形产生模块，用于产生两种波形的中频线性调频信号，并传输至相控阵天线；
38.其中，波形产生模块主要实现中频线性调频信号的产生，这一功能为固定时序过程，本发明在pl端完成波形产生工作。
39.信号采集模块，用于接收adc采集单元输出的三路串行数据，并将三路串行数据转化为并行数据；
40.其中，信号采集模块主要将adc(analog to digital converter，模拟数字转换器)芯片输出的三路串行数据转化为信号处理中使用的并行数据，同样为固定时序过程，在pl端完成。
41.其中，所述串行数据由adc采集单元通过采集所述相控阵天线输出的和路、方位差路、俯仰差路的中频线性调频信号得到的；
42.天线控制模块，用于生成时序波形以控制相控阵天线的收发时序以及生成移相码以控制相控阵天线的波束方向；
43.其中，天线控制模块主要分为收发时序控制模块和波束方向控制模块；收发时序控制模块根据预设参数在pl端特定的io(input output，输入输出)端口输出时序波形，以控制相控阵天线的收发时序；波束方向控制模块根据相控阵天线定义的移相码计算规则，计算ps端发来的波束角度对应的移相码，同样通过pl端特定的io端口输出到天线移相器，完成相控阵天线波束方向控制；将天线控制模块设置在pl端。
44.信号处理模块，用于完成信号采集模块转化的并行数据的定点处理过程，以及浮点处理过程；
45.其中，定点处理过程与浮点处理过程由单芯片的不同部分实现。
46.信号处理模块包括两部分：定点数据处理模块和浮点数据处理模块；定点数据处理模块主要完成信号采集模块输出的并行数据数字下变频、脉冲压缩等工作，这一运算过程处理的是定点数据，处理流程单一，逻辑简单，时序固定，在pl端完成；浮点数据处理模块主要完成目标检测、目标关联、目标跟踪、状态转换以及系统控制工作，处理的是浮点数据，运算量较大，逻辑也更加复杂，因此将浮点数据处理模块放在ps端执行。
47.此外，由于pl负责产生部分控制数据和控制波形，如移相码、时序波形等，而ps则负责输出pl所需的波束方向、收发时序定义、波形参数等控制参数，完成系统的整体控制，pl与ps间存在数据交互，同时考虑到信号处理分别在pl端完成定点运算、ps端完成浮点运
算，也需要实现pl与ps数据交互功能。因此，pl与ps数据交互包括控制参数交互和信号数据交互两部分。控制参数格式固定，数据量小，本发明采用使用自定义ip，通过pl与ps间的gp(general purpose axi ports，通用axi接口)接口完成控制参数交互；而信号数据的数据量较大，本发明通过速率更高的hp(high performance axi ports，高性能axi接口)接口、ddr(double data rate，双倍速率同步动态随机存储器)以及amba(advanced microcontroller bus architecture，先进微控制器总线架构)总线接口完成信号数据交互。
48.本发明采用单芯片完成完整单脉冲信号处理流程，集成化程度更高，成本大幅度降低，同时能够满足小型单脉冲雷达信号处理需求。此外，本发明采用芯片内标准接口，可靠性更高，开发效率更高，可维护性更强。
49.根据芯片结构和以上描述，本发明的模块设置和功能划分如下图所示，其中adc输出的数据包含和路、俯仰差、方位差三路数据，如无特殊说明，下文中提到的信号处理对三路数据采用相同处理方式。
50.结合图1以及图2，ps部分的系统控制模块通过gp接口向pl部分中的波形产生模块传输波形参数；
51.其中，传输的波形参数包括波形时序参数和波形选择参数，波形时序参数包括脉冲触发时间和脉冲重复频率；
52.波形生成模块用于根据波形时序参数以及波形选择参数，从rom中按照地址读出预先存储的波形文件，生成两种预定时序预定波形的中频线性调频信号；并将中频线性调频信号通过io接口输出给相控阵天线。
53.根据本发明实际需求，波形产生模块共产生两种波形，其参数如下表所示：
54.表1本发明所产生波形参数
55.波形1us线性调频信号10us线性调频信号带宽10mhz10mhz时宽1us10us重频10khz10khz幅度量化为8192量化为8192时钟频率320mhz320mhz
56.两种波形仅有时宽差别，本发明以10us线性调频信号的产生为例，说明本发明的波形产生方式。
57.波形生成模块的工作流程如图2所示，本发明中波形产生模块使用的时钟频率为320mhz，其在10us时间内包含3200个采样点，首先使用matlab(matrix laboratory，矩阵实验室，一种数学分析工具)仿真产生上表中的10us线性调频信号，将采样率设置为320mhz，幅度设置为1。然后将幅度为1的仿真信号按照量化规则进行量化。本发明中，输出波形由14bit有符号数表示，因此，将上述波形数据按照1位符号位，13位小数位进行量化，并将量化结果按照xilinx公司制定的特定格式存储为.coe文件，将.coe文件存放到特定rom(read only memory，只读存储器)中。波形产生模块响应波形输出指令后，将从该rom中按照地址顺序读取.coe文件，并将rom输出结果通过io接口输出给相控阵天线，完成波形产生功能。
58.所述三路串行数据的每个数据均由14bit组成，帧时钟fclk与每一个14bit完整数
据同步，比特时钟dclk与bit位同步。
59.信号采集模块将adc输出的串行数据转化为并行数据。adc输出的每位数据由14bit组成，包括1位符号位和13位数据位，14bit数据采用双线串行方式传输到pl中，其时序如图3所示。
60.其中，fclk为帧时钟，其与每一个14bit完整数据同步，dclk为比特时钟，与bit位同步。一位完整数据可表示如图4所示，信号采集模块在fclk时钟驱动下将串行数据转化为图4所示的并行数据，并按照顺序输出到后续处理流程中。
61.参考图5至图7，所述天线控制模块包括：收发时序控制模块和波束方向控制模块；
62.收发时序控制模块，用于根据系统控制模块输出的时序参数生成收发时序波形，并通过pl部分对应的io端口输出至控制相控阵天线，以控制相控阵天线的收发时序；
63.波束方向控制模块，用于根据相控阵天线定义的移相码计算规则，计算ps部分发来的波束角度对应的移相码，并通过pl部分的io端口输出到天线移相器，以控制相控阵天线波束方向控制。
64.所述系统控制模块输出的时序参数包括t时序、r时序、trplus时序以及lfm时序的上升沿和下降沿时间；
65.所述收发时序波形包括：t时序、r时序、trplus时序以及lfm时序，通过对应的io端口输出到相控阵天线；收发时序波形在高电平有效；
66.所述波束方向控制模块用于根据ps发来的波束方向参数计算rom地址，并按照rom地址读出rom对应位置的移相码；之后通过io输出到相控阵天线。
67.天线收发时序波形包括t时序、r时序、trplus时序以及lfm时序，其在对应io端口输出到相控阵天线，高电平有效，本发明收发时序周期固定，因此系统控制模块输出的时序参数只需要包括波形的上升沿和下降沿时间，时序控制模块解析上述参数后即可得到上述时序波形高的低电平时序。时序控制模块工作时钟频率为50mhz，在一个脉冲重复周期内包括5000个上升沿，本发明时序控制模块输出波形示意图如图6所示。
68.其中，clock为时钟，频率为50mhz，prt表示脉冲重复周期，为100us，其在clock驱动下的计数值以5000为周期，数值范围为[0,4999]，下述各个波形的上升沿下降沿时间均基于此计数值。相控阵天线采取收发分离机制，t波形和r波形不同时为高，上图中，t1表示t波形高电平持续时间，t2表示r波形低电平持续时间，t3表示trplus波形的高电平持续时间，t4表示lfm波形高电平持续时间，其数值关系为：t2》t3》t1》t4，以10us线性调频信号作为中频信号输出为例，其两侧电平变化沿对应的计数值分别为：t，[120,630]；r，[112,636]；trplus，[116,633]；lfm，[125,625]。
[0069]
参考图7，波束方向控制模块采用查表法计算移相码，预先将移相码存为.coe文件，放在rom中，根据ps发来的波束方向参数计算rom地址，读出rom对应位置的移相码，通过io输出到相控阵天线。
[0070]
结合图8以及图12，信号处理模块为本发明的核心部分，主要包括两个模块，定点数据处理模块和浮点数据处理模块。定点数据处理模块在pl端完成信号采集模块输出的并行数据数字下变频、脉冲压缩等工作，浮点数据处理模块在ps端完成目标检测、目标关联、目标跟踪、状态转换以及系统控制工作。信号处理模块的主要工作流程参考图8，整体工作流程如图12所示。
[0071]
所述定点数据处理模块，用于在pl部分对信号采集模块输出的并行数据进行处理以完成定点处理过程，具体包括：
[0072]
s11，所述定点数据处理模块中的数字下变频模块将中频信号进行混频，得到i、q两路数据，再进行低通滤波滤除高频分量得到原始基带回波数据；
[0073]
其中，中频信号为adc对相控阵天线采集得到，该中频信号输入到pl端的信号采集模块，信号采集模块将串行数据转换为并行数据；
[0074]
s12，对原始基带回波数据做频域脉冲压缩；
[0075]
s13，累计多个脉冲的脉冲压缩结果组成二维时域矩阵；
[0076]
值得说明是：adc采样后的中频数据首先输入到pl端的信号采集模块，信号采集模块将串行数据转换为并行数据后，输出给数字下变频模块。数字下变频模块将中频信号进行混频，得到i、q两路数据，再进行低通滤波滤除高频分量，得到原始基带回波数据。之后对基带数据做频域脉冲压缩，首先将数据进行fft(fast fourier transform，快速傅里叶变换)得到频域数据，再乘以频域参考函数，经ifft(inverse fast fourier transform，快速傅里叶逆变换)后得到脉冲压缩后数据。至此，pl端的定点数据处理过程结束。本发明在积累若干个脉冲后进行目标检测，如图9所示，若干脉冲的脉压结果组成了二维时域矩阵。
[0077]
所述浮点数据处理模块，用于在ps部分根据并行数据进行处理完成浮点处理过程，具体包括：
[0078]
s21，根据脉冲压缩后数据进行目标检测；
[0079]
s21包括：
[0080]
s211，将二维时域矩阵中时域脉冲数据按照频率维连续排列，并进行频率维fft得到二维时频域数据；
[0081]
s212，计算二维时频域幅度均值得到基底噪声；
[0082]
s213，遍历整个二维时频域数据矩阵，记录幅度大于第一门限的矩阵元素坐标信息，确定疑似目标，再计算疑似目标前后距离门参考单元内噪声的平均幅度，作为噪声幅度；
[0083]
s214，计算目标幅度与噪声幅度的信噪比，如果信噪比大于第二门限且该疑似目标为局部最大值，则判定疑似目标为最终目标；
[0084]
s215，将最终目标的目标信息按照幅度降序排序，存储在ddr中。
[0085]
值得说明的是：本发明在和路信号的二维时频域进行距离维目标检测，脉压后数据为时域数据，因此，首先将时域脉冲数据按照频率维连续排列，进行频率维fft，得到二维时频域数据。之后计算二维时频域幅度均值得到基底噪声，根据基底噪声确定第一门限，同时根据经验设定第二门限。第一门限为幅度门限，遍历整个二维时频数据矩阵，记录幅度大于第一门限的矩阵元素坐标信息，确定疑似目标，再计算疑似目标前后距离门参考单元内噪声的平均幅度，作为噪声幅度，参考单元定义如图10所示，
[0086]
在图10中t为疑似目标所在距离门位置；保护单元分为上保护单元和下保护单元，设置保护单元是为了降低目标边带对噪声计算的影响；参考单元分为上参考单元和下参考单元。第二门限为信噪比门限，将疑似目标幅度作为信号幅度，计算其与参考单元均值，即噪声幅度的信噪比，如果信噪比大于第二门限，且该疑似目标为局部最大值，则认为该疑似目标为最终目标。本发明对处于边界的元素进行保护，只计算其单边参考单元或者直接舍
弃。遍历矩阵中的疑似目标，得到所有最终目标信息，目标信息主要包括目标的距离门位置、频率门位置、幅度、信噪比。将目标信息按照幅度降序排序，存储在ddr中。
[0087]
s22，根据目标信息进行目标关联；
[0088]
s22包括：
[0089]
s221，选择当前帧和上两帧中幅值前三大的目标作为关联对象，遍历不同帧间的所有目标组合；
[0090]
s222，当上两帧目标与当前帧目标的距离门差的绝对值小于绝对差阈值时，计算并存储上两帧与当前帧目标距离门差之和以及目标序号信息；
[0091]
s223，重复s221至s222，直至完成遍历，将关联差之和最小的目标作为有效的关联结果；
[0092]
s224，记录有效的关联结果的当前帧目标序号。
[0093]
值得说明的是：得到目标信息后进行目标关联。目标关联模块计算当前帧目标与上两帧目标的关联程度，将满足关联要求的目标视为同一目标。具体来说，选择当前帧和上两帧中幅值前三大的目标作为关联对象，遍历不同帧间的所有目标组合，当上两帧目标与当前帧目标的距离门差的绝对值小于所设阈值时，计算并存储上两帧与当前帧目标距离门差之和以及目标序号信息，完成遍历后，将关联差之和最小的目标作为关联结果，并将关联结果中的当前帧目标序号作为目标跟踪模块的输入进行目标信息计算，此时关联结果有效。如果没有满足要求的目标，则认为关联失败，关联结果无效，不进行目标跟踪。
[0094]
s23，根据目标关联进行目标跟踪，并根据跟踪结果进行状态转换以及系统控制。
[0095]
本发明的s23包括：
[0096]
s231，计算s224记录的当前帧目标序号对应目标的角度差、速度以及距离；
[0097]
s232，根据角度差、速度以及距离进行跟踪；
[0098]
目标跟踪模块主要进行目标信息计算，并进行目标距离与角度跟踪。这里的目标信息主要包括目标的角误差、速度、距离等。目标角误差由以下公式计算：
[0099][0100][0101]
其中，分别为方位角误差和俯仰角误差，方位角和俯仰角根据天线阵面确定；(λ1,λ2)为根据天线方向图确定的角误差与角度的斜率参数；(t1,t2)为时间常数，与帧周期有关；(e
σi
,e
σq
)为目标在和路的i、q信息；(e
ai
,e
aq
)为目标对应的方位差i、q信息；(e
pi
,e
pq
)为目标对应的俯仰差i、q信息。
[0102]
目标速度计算公式为：
[0103][0104]
其中，prf为脉冲重复周期，i
dop
为目标频率维索引，λ为波长，plsnum为脉冲个数。
[0105]
目标距离计算公式为：
[0106][0107]
其中，i
ran
为目标距离维索引，c为光速，fs为采样率。
[0108]
s233，根据跟踪情况进行搜索状态、跟踪状态以及记忆状态之间的转换；
[0109]
其中，搜索状态下根据预设波束方向进行目标扫描；当关联结果有效时状态转换为跟踪状态；当关联结果无效时系统状态转换为记忆状态，保持记忆状态并扩大关联范围，直至达到停留要求；如果在扩大关联范围期间出现有效的关联结果，则状态转移为跟踪状态；
[0110]
s234，系统控制模块根据不同的状态对波形、收发时序、波束方向进行控制。
[0111]
值得说明的是：状态转换模块根据当前帧目标关联情况决定程序状态。每次上电后，系统起始状态始终为搜索状态，此时波束按照预设波束方向进行扫描，程序对每一帧积累的数据进行目标检测和目标关联。当关联结果有效时，将状态转换为跟踪，此时系统控制模块根据目标的角误差信息进行波束指向积分，即当前帧波束指向加上当前帧角误差作为下一帧的新波束指向。当目标跟踪丢失后，即关联结果无效时，系统状态转换为记忆状态，记忆状态最多停留10帧，此时，波束指向保持不动，关联模块将关联范围逐帧扩大，如果若干停留帧内出现了有效关联结果，状态转换模块将程序状态重新转回跟踪，否则转到搜索状态，之后不断重复上述过程，状态转换图11所示。
[0112]
系统控制模块主要对波形、收发时序、波束方向等进行控制。其中，波束方向根据上述三种状态进行不同方式的控制：搜索状态下根据预设波位图进行扫描；跟踪状态下根据角误差进行波束方向积分；记忆状态下保持波束方向不变。其他控制项不再赘述。
[0113]
下面主要对本发明图12中的一级、二级fifo，hp接口，amba总线，gp接口以及io接口进行说明。
[0114]
处理模块间插入一级、二级fifo是为了解决多bit数据跨时钟域问题。
[0115]
fifo全称为first in first out，是一种先入先出存储部件。本发明中，一级fifo用于adc并行数据跨时钟域。adc并行数据包括三路adc采样结果，为了校验数据传输是否正确，在adc数据外还加入了一路计数器数据，与adc数据一同进行一级fifo写入与读出。一级fifo的输入时钟为adc随路时钟，输出时钟为系统时钟，两者相同频率但不同源，数据直接传递会导致亚稳态现象，出现数据传输错误。因此在两个时钟域之间插入一级fifo作为缓冲，由于两个时钟域频率相同，一级fifo深度不需要很大，数据的写入与读出持续不断并同时进行。二级fifo写入时钟为系统时钟，读出时钟为hp接口时钟，hp接口时钟速率为系统时钟的4倍，因此二级fifo不能始终同时被读写，本发明设置了fifo full标志位，数据在系统时钟驱动下不断写入二级fifo，写入一定数量后fifo full标志位会自动置1，触发读fifo过程，读fifo过程每次读出固定大小的数据，以保证二级fifo不被读空，读过程结束后则进入等待状态，准备下一次触发，这就实现了由慢时钟域向快时钟域传递数据的功能。
[0116]
hp接口全称为high performance axi ports，高性能axi接口，其中axi主要用于描述主设备和从设备之间的数据传输方式，是一种接口协议。hp接口是一种高性能、高带宽、低延迟接口，本发明采用hp接口传递大数据量的adc数据。amba总线全称为advanced microcontroller bus architecture，是一种先进微控制器总线架构。zynq-7000系列芯片中，ddr访问通过amba总线进行。gp接口全称为general purpose axi ports，是一种通用
axi接口，其速率慢于hp接口，因此本发明采用gp接口传输小数据量的参数数据。io(input output)接口是一种自定义输入输出接口，本发明使用io接口完成adc数据输入、波形输出以及天线控制输出。
[0117]
本发明使用转发式目标模拟器模拟初始距离为9公里、速度为400m/s的移动目标，使用本发明中的处理和控制流程能够稳定完成角度与距离跟踪，帧处理周期在40ms以内，验证了本发明的有效性和实时性。
[0118]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0119]
尽管在此结合各实施例对本技术进行了描述，然而，在实施所要求保护的本技术过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。
[0120]
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

技术特征：
1.一种基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述基于单芯片平台的小型单脉冲雷达信号处理系统集成在单芯片上，并与相控阵天线以及adc采集单元通过io口相互通信，所述基于单芯片平台的小型单脉冲雷达信号处理系统包括：波形产生模块，用于产生两种波形的中频线性调频信号，并传输至相控阵天线；信号采集模块，用于接收adc采集单元输出的三路串行数据，并将三路串行数据转化为并行数据；其中，所述串行数据由adc采集单元通过采集所述相控阵天线输出的和路、方位差路、俯仰差路的中频线性调频信号得到的；天线控制模块，用于生成时序波形以控制相控阵天线的收发时序以及生成移相码以控制相控阵天线的波束方向；信号处理模块，用于完成信号采集模块转化的并行数据的定点处理过程，以及浮点处理过程；其中，定点处理过程与浮点处理过程由单芯片的不同部分实现。2.根据权利要求1所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述单芯片为zynq-7000系列芯片，分为pl可编程逻辑部分和ps处理系统部分，pl部分与ps部分利用自定义ip，通过gp接口进行控制参数交互；通过hp接口、ddr以及amba总线接口完成信号数据交互；其中，ps部分包括系统控制模块，所述波形产生模块、信号采集模块、天线控制模块以及信号处理模块的功能由pl部分实现。3.根据权利要求2所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，ps部分的系统控制模块通过gp接口向pl部分中的波形产生模块传输生成参数；其中，传输的生成参数包括波形时序参数和波形选择参数，波形时序参数包括脉冲触发时间和脉冲重复频率；波形生成模块用于根据波形时序参数以及波形选择参数，从rom中按照地址读出预先存储的波形文件生成两种预定时序预定波形的中频线性调频信号；并将中频线性调频信号通过io接口输出给相控阵天线。4.根据权利要求2所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述三路串行数据的每个数据均由14bit组成，帧时钟fclk与每一个14bit完整数据同步，比特时钟dclk与bit位同步。5.根据权利要求2所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述天线控制模块包括：收发时序控制模块和波束方向控制模块；收发时序控制模块，用于根据系统控制模块输出的时序参数生成收发时序波形，并通过pl部分对应的io端口输出至相控阵天线，以控制相控阵天线的收发时序；波束方向控制模块，用于根据相控阵天线定义的移相码计算规则，计算ps部分发来的波束角度对应的移相码，并通过pl部分的io端口输出到天线移相器，以控制相控阵天线波束方向。6.根据权利要求5所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述系统控制模块输出的时序参数包括t时序、r时序、trplus时序以及lfm时序的上升沿和下降沿时间；
所述收发时序波形包括：t时序、r时序、trplus时序以及lfm时序，通过对应的io端口输出到相控阵天线；收发时序波形在高电平有效；所述波束方向控制模块用于根据ps发来的波束方向参数计算rom地址，并按照rom地址读出rom对应位置的移相码；之后通过io输出到相控阵天线。7.根据权利要求2所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，所述信号处理模块包括定点数据处理模块和浮点数据处理模块；所述定点数据处理模块，用于在pl部分对信号采集模块输出的并行数据进行处理以完成定点处理过程，具体包括：s11，所述定点数据处理模块中的数字下变频模块将中频信号进行混频，得到i、q两路数据，再进行低通滤波滤除高频分量得到原始基带回波数据；其中，中频信号为adc对相控阵天线采集得到，该中频信号输入到pl端的信号采集模块，信号采集模块将串行数据转换为并行数据；s12，对原始基带回波数据做频域脉冲压缩；s13，累计多个脉冲的脉冲压缩结果组成二维时域矩阵；所述浮点数据处理模块，用于在ps部分根据并行数据进行处理完成浮点处理过程，具体包括：s21，根据脉冲压缩后数据进行目标检测；s22，根据目标信息进行目标关联；s23，根据目标关联进行目标跟踪，并根据跟踪结果进行状态转换以及系统控制。8.根据权利要求7所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，s21包括：s211，将二维时域矩阵中时域脉冲数据按照频率维连续排列，并进行频率维fft得到二维时频域数据；s212，计算二维时频域幅度均值得到基底噪声；s213，遍历整个二维时频域数据矩阵，记录幅度大于第一门限的矩阵元素坐标信息，确定疑似目标，再计算疑似目标前后距离门参考单元内噪声的平均幅度，作为噪声幅度；s214，计算目标幅度与噪声幅度的信噪比，如果信噪比大于第二门限且该疑似目标为局部最大值，则判定疑似目标为最终目标；s215，将最终目标的目标信息按照幅度降序排序，存储在ddr中。9.根据权利要求8所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在于，s22包括：s221，选择当前帧和上两帧中幅值前三大的目标作为关联对象，遍历不同帧间的所有目标组合；s222，当上两帧目标与当前帧目标的距离门差的绝对值小于绝对差阈值时，计算并存储上两帧与当前帧目标距离门差之和以及目标序号信息；s223，重复s221至s222，直至完成遍历，将关联差之和最小的目标作为有效的关联结果；s224，记录有效的关联结果的当前帧目标序号。10.根据权利要求8所述的基于单芯片平台的小型单脉冲雷达信号处理系统，其特征在
于，s23包括：s231，计算s224记录的当前帧目标序号对应目标的角度差、速度以及距离；s232，根据角度差、速度以及距离进行跟踪；s233，根据跟踪情况进行搜索状态、跟踪状态以及记忆状态之间的转换；其中，搜索状态下根据预设波束方向进行目标扫描；当关联结果有效时状态转换为跟踪状态；当关联结果无效时系统状态转换为记忆状态，保持记忆状态并扩大关联范围，直至达到停留要求；如果在扩大关联范围期间出现有效的关联结果，则状态转移为跟踪状态；s234，系统控制模块根据不同的状态对波形、收发时序、波束方向进行控制。

技术总结
本发明提供了一种基于单芯片平台的小型单脉冲雷达信号处理系统，该系统集成在单芯片上，采用波形产生+天线控制+信号采集+信号处理的一体化方案，将小型相控阵天线信号产生等过程集中到单芯片内完成，基于ZYNQ-7000系列芯片完成单脉冲雷达信号定点和浮点运算，由该芯片中的FPGA完成信号采集和定点运算任务，ARM核完成系统控制和浮点数据处理任务，能够同时满足信号处理实时性要求和处理精度要求，有效解决了现有单脉冲雷达信号处理与控制部件结构复杂、功耗高、成本高，难以小型化、集成化等问题。化等问题。化等问题。


技术研发人员：梁毅 谷天一 陈晧晖 邢孟道 徐珂维
受保护的技术使用者：西安电子科技大学
技术研发日：2023.05.16
技术公布日：2023/9/20