存储器件的制作方法与流程

1.本技术涉及半导体集成电路技术领域，具体涉及一种存储器件的制作方法。


背景技术：

2.非易失性存储器(non-volatile memory，nvm)是一种被广泛应用的信息存储器，其通过将电荷保存在浮栅(float gate，fg)上来存储0/1信息，其在无电维持时，也具有较好的抗磁干扰。
3.nvm存储器中，或非门(not or，nor)闪存(flash)是基于英特尔(intel)公司提出的隧道氧化层非易挥发存储器(programmable read-only memory tunnel oxide，etox)结构发展而来的，是一种电压控制型器件，其采用热电子注入方式写入数据，基于隧道效应擦除数据，其显著的特点为随机读取速度很快。作为一种nvm存储器，nor闪存具有高器件密度、低功耗和可电重写性等特点，被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flash disk，usb闪存盘，简称“u盘”)等具有存储功能的电子产品中。
4.nor闪存的结构与金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet，以下简称为“mos”)类似，其通过加入浮栅和介质层实现电荷的储存，通常，用于集成nor闪存的衬底上包括元胞(cell)器件构成的阵列以及外围电路。浮栅中电荷的存取会导致器件阈值电压的变化，从而来表示元胞器件的状态。元胞器件的阵列通过横向的栅极连接在一起，称为字线(word line，wl)，漏极通过接触孔(via)与纵向的金属相连，称为位线(bit line，bl)。相邻的两个元胞器件的源极被接在一起，形成横向的源线。
5.通常，为了满足低功耗的需求，外围电路中集成有多种(三种以上)工作电压不同的逻辑器件，例如，工作在1.2伏特(v)下的逻辑器件以及工作在3.3伏特和5伏特下的逻辑器件。相关技术中，元胞器件的栅极(浮栅和控制栅)以及不同工作电压的逻辑器件的栅极都是在同一工艺步骤下刻蚀形成，难以兼顾不同工作电压的逻辑器件的需求，从而导致存储器产品的可靠性较差。


技术实现要素：

6.本技术提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件的制作方法由于将元胞器件和不同工作电压的逻辑器件的栅极在同一工艺步骤下刻蚀形成从而导致存储器产品的可靠性较差的问题，该方法包括：
7.在第一区域形成元胞器件的浮栅和控制栅，所述控制栅形成于隔离层上，所述隔离层形成于浮栅上，所述浮栅形成于第一氧化层上，所述第一氧化层形成于衬底上，从俯视角度观察，所述衬底包括第一区域、第二区域和第三区域，所述第一区域用于集成所述元胞器件，所述第二区域用于集成第一类逻辑器件和第二类逻辑器件，所述第三区域用于集成第三类逻辑器件，所述第一类逻辑器件、所述第二类逻辑器件和所述第三类逻辑器件的工
作电压不同，所述第一区域的衬底中形成有第一ldd区；
8.在所述第二区域形成第一栅极和第二栅极，所述第一栅极是所述第一类逻辑器件的栅极，所述第二栅极是所述第二类逻辑器件的栅极；
9.在所述第一栅极周侧的衬底中形成第二ldd区；
10.在所述第一区域形成所述元胞器件的源区；
11.在所述第二栅极周侧的衬底中形成第三ldd区；
12.在所述元胞器件的周侧形成第一侧墙，在所述第一栅极和所述第二栅极的周侧形成第二侧墙；
13.形成所述元胞器件的漏区；
14.在所述第三区域形成第三栅极，所述第三栅极是所述第三类逻辑器件的栅极；
15.在所述第三栅极周侧的衬底中形成第四ldd区；
16.在所述第三栅极的周侧形成第三侧墙。
17.在一些实施例中，所述在第一区域形成元胞器件的浮栅和控制栅，包括：
18.提供所述衬底，所述第一区域的衬底上形成有所述第一氧化层，所述第二区域和所述第三区域的衬底上形成有所述第二氧化层，所述第一氧化层上形成有第一多晶硅层，所述第一多晶硅层上形成有隔离层，所述隔离层上形成有第二多晶硅层，所述第二多晶硅层上形成有掩模层，所述第二氧化层上形成有第三多晶硅层，所述第二多晶硅层上形成有掩模层；
19.通过光刻工艺在掩模层上覆盖光阻，暴露出第一目标区域，所述第一目标区域是从俯视角度观察，所述第一区域中除浮栅占据的区域以外的其他区域；
20.进行刻蚀，去除所述第一目标区域的第一多晶硅层、隔离层、第二多晶硅层和掩模层，剩余的第一多晶硅层构成所述浮栅，剩余的第二多晶硅层构成所述控制栅；
21.去除光阻。
22.在一些实施例中，所述在所述第二区域形成第一栅极和第二栅极，包括：
23.通过光刻工艺覆盖光阻，暴露出第二目标区域，所述第二目标区域是从俯视角度观察，所述第二区域中除所述第一栅极和所述第二栅极占据的区域以外的其他区域；
24.进行刻蚀，去除所述第二目标区域第三多晶硅层，所述第二区域中剩余的第三多晶硅层构成所述第一栅极和所述第二栅极；
25.去除光阻。
26.在一些实施例中，所述在所述第一区域形成所述元胞器件的源区，包括：
27.通过光刻工艺覆盖光阻，暴露出第三目标区域，所述第三目标区域是所述第一区域中位于元胞器件组中两个浮栅之间的区域，所述元胞器件组由两个相邻的元胞器件组成；
28.进行刻蚀，刻蚀至所述第三目标区域的衬底中的预定深度；
29.进行离子注入，在所述第三目标区域的衬底中形成所述源区；
30.去除光阻。
31.在一些实施例中，所述在所述第三区域形成第三栅极，包括：
32.通过光刻工艺覆盖光阻，暴露出第四目标区域，所述第四目标区域是从俯视角度观察，所述第三区域中除第三栅极占据的区域以外的其他区域；
33.进行刻蚀，去除所述第四目标区域第三多晶硅层，所述第三区域中剩余的第三多晶硅层构成所述第三栅极；
34.去除光阻。
35.在一些实施例中，所述隔离层包括ono层，所述第一侧墙包括ono层，所述第二侧墙包括ono层，所述第三侧墙包括non层。
36.在一些实施例中，所述掩模层包括氮化硅层。
37.本技术技术方案，至少包括如下优点：
38.通过在集成有不同工作电压的逻辑器件的存储器件的制作工艺中，对不同工作电压的逻辑器件的栅极分开进行刻蚀形成，避免了多余的热处理对相对低压的逻辑器件造成影响，在一定程度上提高了器件的可靠性和良率。
附图说明
39.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
40.图1是本技术一个示例性实施例提供的存储器件的制作方法的流程图；
41.图2至图7本技术一个示例性实施例提供的存储器件的制作示意图。
具体实施方式
42.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
43.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
44.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
45.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
46.参考图1，其示出了本技术一个示例性实施例提供的存储器件的制作方法的流程图，该存储器件可以是nor闪存，如图1所示，该方法包括：
47.步骤s1，在第一区域形成元胞器件的浮栅和控制栅，控制栅形成于隔离层上，隔离
层形成于浮栅上，浮栅形成于第一氧化层上，第一氧化层形成于衬底上。
48.示例性的，步骤s1包括但不限于：提供衬底，第一区域的衬底上形成有第一氧化层，第二区域和第三区域的衬底上形成有第二氧化层，第一氧化层上形成有第一多晶硅层，第一多晶硅层上形成有隔离层，隔离层上形成有第二多晶硅层，第二多晶硅层上形成有掩模层，第二氧化层上形成有第三多晶硅层，第二多晶硅层上形成有掩模层；通过光刻工艺在掩模层上覆盖光阻，暴露出第一目标区域，第一目标区域是从俯视角度观察，第一区域中除浮栅占据的区域以外的其他区域；进行刻蚀，去除第一目标区域的第一多晶硅层、隔离层、第二多晶硅层和掩模层，剩余的第一多晶硅层构成浮栅，剩余的第二多晶硅层构成控制栅；去除光阻。
49.参考图2，其示出了通过光刻工艺在掩模层上覆盖光阻后的剖面示意图；参考图3，其示出了刻蚀形成浮栅和控制栅后的剖面示意图。示例性的，如图2和图3所示：
50.从俯视角度观察，衬底210包括第一区域201、第二区域202和第三区域203，第一区域201用于集成元胞器件，第二区域202用于集成第一类逻辑器件和第二类逻辑器件，第三区域203用于集成第三类逻辑器件，第一类逻辑器件、第二类逻辑器件和第三类逻辑器件的工作电压不同，第一区域201的衬底210中形成有第一轻掺杂漏(lightly doped drain，ldd)区211。
51.在进行刻蚀前，第一区域201的衬底210上形成有第一氧化层221，第二区域202和第三区域203的衬底210上形成有第二氧化层222(第二氧化层222的厚度大于第一氧化层221的厚度)，第一氧化层221上形成有第一多晶硅层231，第一多晶硅层231上形成有隔离层，隔离层上形成有第二多晶硅层232，第二多晶硅层上形成有掩模层250，第二氧化层222上形成有第三多晶硅层233，第二多晶硅层233上形成有掩模层250。其中，隔离层可包括氧化物-氮化物-氧化物(oxide-nitride-oxide，ono)层，其从下而上依次包括二氧化硅(sio2)层241、氮化硅(si3n4)层242和二氧化硅层243；掩模层250可包括氮化硅层；第二区域202的衬底210中形成有第一浅槽隔离(shallow trench isolation，sti)结构311，从俯视角度观察，第一sti结构311环绕的区域(图2至图7中仅展示了第一sti结构311的部分截图)为第一类型逻辑器件或第二类逻辑器件的有源区(active area，aa)；第三区域203的衬底210中形成有第二sti结构312，从俯视角度观察，第二sti结构312环绕的区域(图2至图7中仅展示了第二sti结构312的部分截图)为第三类逻辑器件的有源区。
52.其中，第一类逻辑器件和第二类逻辑器件的工作电压大于第三类逻辑器件的工作电压，第一类逻辑器件的工作电压大于第二类逻辑器件的工作电压。例如，第一类逻辑器件的工作电压可以是在4伏特至6伏特之间(例如，其可以是5伏特)，第二类逻辑器件的工作电压可以是在2伏特和4伏特之间(例如，其可以是3.3伏特)，第三类逻辑器件的工作电压可以是在1伏特和2伏特之间(例如，其可以是1.2伏特)。
53.可通过光刻工艺在掩模层250上覆盖光阻301，暴露出第一目标区域401，进行刻蚀，去除第一目标区域201的第一多晶硅层231、隔离层、第二多晶硅层232和掩模层250，剩余的第一多晶硅层231构成浮栅，剩余的第二多晶硅层232构成控制栅，进而去除光阻301。
54.步骤s2，在第二区域形成第一栅极和第二栅极，第一栅极是第一类逻辑器件的栅极，第二栅极是第二类逻辑器件的栅极。
55.示例性的，步骤s2包括但不限于：通过光刻工艺覆盖光阻，暴露出第二目标区域，
第二目标区域是从俯视角度观察，第二区域中除第一栅极和第二栅极占据的区域以外的其他区域；进行刻蚀，去除第二目标区域第三多晶硅层，第二区域中剩余的第三多晶硅层构成第一栅极和第二栅极；去除光阻。
56.参考图4，其示出了刻蚀形成第二栅极和第三栅极后的剖面示意图。示例性的，如图4所示，可通过光刻工艺覆盖光阻302，暴露出第二目标区域402，进行刻蚀，去除第二目标区域402第三多晶硅层233，第二区域202中剩余的第三多晶硅层233构成第一栅极2331和第二栅极(图4至图7中未示出)，后续可去除光阻302。
57.步骤s3，在第一栅极周侧的衬底中形成第二ldd区。
58.示例性的，可通过光刻工艺覆盖光阻，暴露出第二ldd区所对应的区域，进行离子注入，在第一栅极周侧的衬底中形成第二ldd区，进而去除光阻。
59.步骤s4，在第一区域形成元胞器件的源区。
60.示例性的，步骤s4包括但不限于：通过光刻工艺覆盖光阻，暴露出第三目标区域，第三目标区域是第一区域中位于元胞器件组中两个浮栅之间的区域，元胞器件组由两个相邻的元胞器件组成；进行刻蚀，刻蚀至第三目标区域的衬底中的预定深度；进行离子注入，在第三目标区域的衬底中形成源区；去除光阻。
61.参考图5，其示出了形成元胞器件的源区后的剖面示意图。示例性的，如图5所示，第一栅极2331周侧的衬底210中形成第二ldd区213；可通过光刻工艺覆盖光阻302，暴露出第三目标区域403，进行刻蚀，刻蚀至第三目标区域403的衬底210中的预定深度，进行离子注入，在第三目标区域403的衬底210中形成源区212，后续可去除光阻302。可将相邻的两组元胞器件组成元胞器件组，元胞器件组中相邻的元胞器件可共用源区。
62.需要说明的是，第三目标区域403的宽度实际上大于相邻的两个浮栅231之间的区域，因此在刻蚀过程中，控制栅232的顶部会被等离子体修剪。
63.步骤s5，在第二栅极周侧的衬底中形成第三ldd区。
64.示例性的，可通过光刻工艺覆盖光阻，暴露出第三ldd区所对应的区域，进行离子注入，在第二栅极周侧的衬底中形成第三ldd区，进而去除光阻。
65.步骤s6，在元胞器件的周侧形成第一侧墙，在第一栅极和第二栅极的周侧形成第二侧墙。
66.示例性的，第一侧墙和第二侧墙都包括ono层，可通过光刻工艺覆盖光阻，暴露出第一区域和第二区域，依次沉积二氧化硅层、氮化硅层和二氧化硅层，通过刻蚀(例如，可通过干法刻蚀工艺进行刻蚀)同时形成第一侧墙和第二侧墙，同时该刻蚀过程可对第一区域的第一氧化层和第二区域的第二氧化层进行去除，进而去除光阻。
67.步骤s7，形成元胞器件的漏区。
68.示例性的，可通过光刻工艺覆盖光阻，暴露出元胞器件的漏区所对应的区域，进行离子注入，形成元胞器件的漏区，然后通过湿法刻蚀工艺对第一侧墙最外层的二氧化硅层进行清洗，进而去除光阻。需要说明的是，元胞器件的源区、漏区掺入的杂质浓度大于其他掺杂区掺入的杂质浓度。
69.参考图6，其示出了形成第一侧墙、第二侧墙和元胞器件的漏区后的剖面示意图。示例性的，如图6所示，第一侧墙从内向外依次包括二氧化硅层2511、氮化硅层2521和二氧化硅层2531，第一侧墙形成于元胞器件组之间以及元胞期间组的周侧，元胞器件组中两个
元胞器件之间的衬底210中形成有共用的源区212，元胞器件组周侧的衬底210中形成有漏区213；第二侧墙从内向外依次包括二氧化硅层2512、氮化硅层2522和二氧化硅层2532，第二侧墙形成于第一栅极2331和第二栅极(图中未示出)的周侧；第一栅极2331周侧衬底210中形成有第二ldd区214，第二栅极周侧衬底210中形成有第三ldd区(图中未示出)。需要说明的是，步骤s7中的湿法刻蚀工艺中也可将第一侧墙最外层的二氧化硅层2531全部清除，图6和图7中以保留部分二氧化硅层2531做示例性说明。后续的步骤s8至s10是对第三类逻辑器件(其为先进节点器件)进行单独制作。
70.步骤s8，在第三区域形成第三栅极，第三栅极是第三类逻辑器件的栅极。
71.示例性的，步骤s8包括但不限于：通过光刻工艺覆盖光阻，暴露出第四目标区域，第四目标区域是从俯视角度观察，第三区域中除第三栅极占据的区域以外的其他区域；进行刻蚀，去除第四目标区域第三多晶硅层，第三区域中剩余的第三多晶硅层构成第三栅极；去除光阻。
72.步骤s9，在第三栅极周侧的衬底中形成第四ldd区。
73.示例性的，后续形成的第三栅极周侧的第三侧墙包括氮化物-氧化物-氮化物(nitride-oxide-nitride，non)层，在形成第四ldd区之前，可先在第三栅极的表面形成一层氧化物层以对其进行修复，然后形成non层最内层的氮化硅层，进行刻蚀，再通过光刻工艺覆盖光阻，暴露出第四ldd区所对应的区域，进行离子注入，在第三栅极周侧的衬底中形成第四ldd区，进而去除光阻。
74.步骤s10，在第三栅极的周侧形成第三侧墙。
75.示例性的，可依次沉积二氧化硅层和氮化硅层，通过刻蚀形成第三侧墙，同时该刻蚀过程可对第三目标区域的第二氧化层进行去除。由于第三侧墙的non层是全区域沉积，因此在形成第三侧墙的同时，第一侧墙和第二侧墙的周侧形成有外侧墙。
76.参考图7，其示出了形成第三侧墙后的剖面示意图。示例性的，如图7所示，第三侧墙从内向外依次包括氮化硅层2513、二氧化硅层2523和氮化硅层2533，第三侧墙形成于第三栅极2333的周侧，第一侧墙的周侧形成有第一外侧墙，第一外侧墙从内向外依次包括氮化硅层2611、二氧化硅层2621和氮化硅层2631，第二侧墙的周侧形成有第二外侧墙，第二外侧墙从内向外依次包括氮化硅层2612、二氧化硅层2622和氮化硅层2632，第三栅极2333周侧衬底210中形成有第四ldd区215。源区212、漏区213中的杂质浓度大于其他掺杂区的杂质浓度。需要说明的是，最终第一类逻辑器件和第二类逻辑器件周侧的侧墙(第二侧墙和第二外侧墙)的宽度要大于第三类逻辑件周侧的侧墙(第三侧墙)宽度，这样可以得到更高的源漏区击穿电压。
77.在步骤s10之后，可通过光刻工艺覆盖第一区域，对第二区域和第三区域进行源漏(source drain，sd)离子注入，在第一栅极、第二栅极和第三栅极周侧的衬底中形成重掺杂区作为第一类逻辑器件、第二类逻辑器件和第三类逻辑器件的源区和漏区。
78.综上所述，本技术实施例中，通过在集成有不同工作电压的逻辑器件的存储器件的制作工艺中，对不同工作电压的逻辑器件的栅极分开进行刻蚀形成，避免了多余的热处理对相对低压的逻辑器件造成影响，在一定程度上提高了器件的可靠性和良率。
79.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或
变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。

技术特征：
1.一种存储器件的制作方法，其特征在于，包括：在第一区域形成元胞器件的浮栅和控制栅，所述控制栅形成于隔离层上，所述隔离层形成于浮栅上，所述浮栅形成于第一氧化层上，所述第一氧化层形成于衬底上，从俯视角度观察，所述衬底包括第一区域、第二区域和第三区域，所述第一区域用于集成所述元胞器件，所述第二区域用于集成第一类逻辑器件和第二类逻辑器件，所述第三区域用于集成第三类逻辑器件，所述第一类逻辑器件、所述第二类逻辑器件和所述第三类逻辑器件的工作电压不同，所述第一区域的衬底中形成有第一ldd区；在所述第二区域形成第一栅极和第二栅极，所述第一栅极是所述第一类逻辑器件的栅极，所述第二栅极是所述第二类逻辑器件的栅极；在所述第一栅极周侧的衬底中形成第二ldd区；在所述第一区域形成所述元胞器件的源区；在所述第二栅极周侧的衬底中形成第三ldd区；在所述元胞器件的周侧形成第一侧墙，在所述第一栅极和所述第二栅极的周侧形成第二侧墙；形成所述元胞器件的漏区；在所述第三区域形成第三栅极，所述第三栅极是所述第三类逻辑器件的栅极；在所述第三栅极周侧的衬底中形成第四ldd区；在所述第三栅极的周侧形成第三侧墙。2.根据权利要求1所述的方法，其特征在于，所述在第一区域形成元胞器件的浮栅和控制栅，包括：提供所述衬底，所述第一区域的衬底上形成有所述第一氧化层，所述第二区域和所述第三区域的衬底上形成有所述第二氧化层，所述第一氧化层上形成有第一多晶硅层，所述第一多晶硅层上形成有隔离层，所述隔离层上形成有第二多晶硅层，所述第二多晶硅层上形成有掩模层，所述第二氧化层上形成有第三多晶硅层，所述第二多晶硅层上形成有掩模层；通过光刻工艺在掩模层上覆盖光阻，暴露出第一目标区域，所述第一目标区域是从俯视角度观察，所述第一区域中除浮栅占据的区域以外的其他区域；进行刻蚀，去除所述第一目标区域的第一多晶硅层、隔离层、第二多晶硅层和掩模层，剩余的第一多晶硅层构成所述浮栅，剩余的第二多晶硅层构成所述控制栅；去除光阻。3.根据权利要求2所述的方法，其特征在于，所述在所述第二区域形成第一栅极和第二栅极，包括：通过光刻工艺覆盖光阻，暴露出第二目标区域，所述第二目标区域是从俯视角度观察，所述第二区域中除所述第一栅极和所述第二栅极占据的区域以外的其他区域；进行刻蚀，去除所述第二目标区域第三多晶硅层，所述第二区域中剩余的第三多晶硅层构成所述第一栅极和所述第二栅极；去除光阻。4.根据权利要求2所述的方法，其特征在于，所述在所述第一区域形成所述元胞器件的源区，包括：
通过光刻工艺覆盖光阻，暴露出第三目标区域，所述第三目标区域是所述第一区域中位于元胞器件组中两个浮栅之间的区域，所述元胞器件组由两个相邻的元胞器件组成；进行刻蚀，刻蚀至所述第三目标区域的衬底中的预定深度；进行离子注入，在所述第三目标区域的衬底中形成所述源区；去除光阻。5.根据权利要求2所述的方法，其特征在于，所述在所述第三区域形成第三栅极，包括：通过光刻工艺覆盖光阻，暴露出第四目标区域，所述第四目标区域是从俯视角度观察，所述第三区域中除第三栅极占据的区域以外的其他区域；进行刻蚀，去除所述第四目标区域第三多晶硅层，所述第三区域中剩余的第三多晶硅层构成所述第三栅极；去除光阻。6.根据权利要求1至5任一所述的方法，其特征在于，所述隔离层包括ono层，所述第一侧墙包括ono层，所述第二侧墙包括ono层，所述第三侧墙包括non层。7.根据权利要求6所述的方法，其特征在于，所述掩模层包括氮化硅层。

技术总结
公开了一种存储器件的制作方法，包括：在第一区域形成元胞器件的浮栅和控制栅，第一区域的衬底中形成有第一LDD区；在第二区域形成第一栅极和第二栅极，第一栅极是第一类逻辑器件的栅极，第二栅极是第二类逻辑器件的栅极；在第一栅极周侧的衬底中形成第二LDD区；在第一区域形成元胞器件的源区；在第二栅极周侧的衬底中形成第三LDD区；在元胞器件的周侧形成第一侧墙，在第一栅极和第二栅极的周侧形成第二侧墙；形成元胞器件的漏区；在第三区域形成第三栅极，第三栅极是第三类逻辑器件的栅极；在第三栅极周侧的衬底中形成第四LDD区；在第三栅极的周侧形成第三侧墙。本申请通过对不同电压的逻辑器件的栅极分开刻蚀形成，避免了多余的热处理造成的影响。余的热处理造成的影响。余的热处理造成的影响。


技术研发人员：王虎 肖浩春 杜怡行 衣云鸽 焦佳晖 顾林
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2023.07.12
技术公布日：2023/9/20