屏蔽栅MOS器件及其制造方法与流程

屏蔽栅mos器件及其制造方法
技术领域
1.本发明属于集成电路制造技术领域，具体涉及一种屏蔽栅mos器件及其制造方法。


背景技术：

2.屏蔽栅沟槽(shield gate trench，sgt)型mos器件是目前先进的功率mosfet器件，能够降低系统的导通损耗和开关损耗，提高系统的使用效率。sgt型mos器件的栅结构包括屏蔽栅和多晶硅栅，多晶硅栅用作栅电极，屏蔽栅通常也称为源多晶硅，都形成于沟槽中且相互通过隔离氧化层绝缘。根据屏蔽栅和多晶硅栅在沟槽中的设置位置不同，sgt型mos器件通常分为上下结构和左右结构。如图1所示，左右结构中屏蔽栅01位于沟槽中且从沟槽底部延伸至沟槽顶部，两个多晶硅栅02位于沟槽的顶部且分居屏蔽栅01的左右两侧。
3.在对左右结构的mosfet器件进行高温反向偏压试验(htrb，high temperature reverse bias)或击穿测试时，在终端区容易出现失效点，导致mosfet器件不合格。


技术实现要素：

4.本发明的目的在于提供一种屏蔽栅mos器件及其制造方法，在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了屏蔽栅mos器件在htrb测试中终端区容易出现失效点的问题，提高了mosfet器件的合格率。
5.本发明提供一种屏蔽栅mos器件的制造方法，包括：
6.提供一衬底，所述衬底包括终端区和有源区；在所述终端区和所述有源区均形成至少一个沟槽；在所述沟槽的侧壁和底面形成屏蔽氧化层，并在所述沟槽中填满多晶硅，以形成屏蔽栅；刻蚀所述沟槽中位于所述屏蔽栅两侧的部分厚度的所述屏蔽氧化层，形成开口；
7.形成牺牲氧化层，所述牺牲氧化层至少覆盖所述开口的侧壁；
8.形成覆盖所述终端区的光阻层，以所述光阻层为掩膜刻蚀去除所述牺牲氧化层位于所述有源区的部分；去除所述光阻层；
9.形成栅氧化层，所述栅氧化层覆盖所述终端区的所述牺牲氧化层的表面以及所述有源区的所述衬底的上表面、所述屏蔽栅的上表面和所述开口的侧壁；
10.形成多晶硅栅，所述多晶硅栅填充位于所述终端区和所述有源区各自区域的所述开口。
11.进一步的，形成覆盖所述终端区的所述光阻层之后，去除所述牺牲氧化层位于所述有源区的部分之前，还包括：对所述有源区的衬底中进行第一类型的离子注入。
12.进一步的，形成所述多晶硅栅之后，还包括：对所述终端区和所述有源区的衬底中进行第二类型的离子注入；所述第一类型为n型，所述第二类型为p型；或者，所述第一类型为p型，所述第二类型为n型。
13.进一步的，形成所述牺牲氧化层，采用热氧化工艺或者化学气相沉积工艺或者先
热氧化工艺后化学气相沉积的工艺。
14.进一步的，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。
15.进一步的，位于所述有源区内的所述开口侧壁的所述栅氧化层的厚度为700埃～1000埃。
16.进一步的，形成所述多晶硅栅之后，还包括：
17.形成层间介质层，所述层间介质层覆盖所述终端区和所述有源区的衬底，将所述栅氧化层和所述多晶硅栅均掩埋在内；
18.形成若干接触孔，所述接触孔贯穿所述层间介质层、所述栅氧化层和部分厚度的所述衬底，在所述接触孔中填充导电材料形成插塞，以将所述终端区和所述有源区的电极引出；
19.在所述层间介质层表面形成金属层。
20.本发明还提供一种屏蔽栅mos器件，包括：
21.衬底，所述衬底包括终端区和有源区；所述终端区和所述有源区均形成有至少一个沟槽；
22.屏蔽栅，所述屏蔽栅位于所述沟槽中且从所述沟槽底部延伸至所述沟槽顶部；所述屏蔽栅靠下部分的侧壁和底部均与所述沟槽内表面之间形成有屏蔽氧化层；
23.所述沟槽内所述屏蔽栅靠上部分的两侧形成有开口，所述开口内均形成有多晶硅栅；
24.所述终端区所述开口的衬底侧壁与所述多晶硅栅之间形成有牺牲氧化层和栅氧化层，所述终端区所述开口内所述屏蔽栅与所述多晶硅栅之间也形成有所述牺牲氧化层和所述栅氧化层；
25.所述有源区所述开口侧壁仅形成有栅氧化层。
26.进一步的，屏蔽栅mos器件还包括：位于所述有源区内相邻的所述沟槽之间的所述衬底中分布有自下而上层叠的第二注入区和第一注入区；所述第一注入区注入n型离子，所述第二注入区注入p型离子；或者，所述第一注入区注入p型离子，所述第二注入区注入n型离子。
27.进一步的，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。
28.与现有技术相比，本发明具有如下有益效果：
29.本发明提供一种屏蔽栅mos器件及其制造方法，包括：提供一衬底，衬底包括终端区和有源区；在终端区和有源区均形成至少一个沟槽；在沟槽的侧壁和底面形成屏蔽氧化层，并在沟槽中填满多晶硅，以形成屏蔽栅；刻蚀沟槽中位于屏蔽栅两侧的部分厚度的屏蔽氧化层，形成开口；形成牺牲氧化层，牺牲氧化层至少覆盖开口的侧壁；形成覆盖终端区的光阻层，以光阻层为掩膜刻蚀去除牺牲氧化层位于有源区的部分；去除光阻层；形成栅氧化层，栅氧化层覆盖终端区的牺牲氧化层的表面以及有源区的衬底的表面和开口的侧壁；形成多晶硅栅，多晶硅栅填充位于终端区和有源区各自区域的开口。本发明中终端区开口的衬底侧壁上层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层，终端区开口内屏蔽栅与多晶硅栅之间也是层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层；而有源区内开口侧壁
仅形成有栅氧化层。本发明在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了屏蔽栅mos器件在htrb测试中终端区容易出现失效点的问题，提高了mosfet器件的合格率。
附图说明
30.图1为一种屏蔽栅mos器件的结构图。
31.图2为本发明实施例的屏蔽栅mos器件的制造方法流程示意图。
32.图3至图9为本发明实施例的屏蔽栅mos器件的制造方法各步骤示意图。
33.其中，附图标记如下：
34.10-衬底；10a-基底；10b-外延层；11-屏蔽氧化层；12-屏蔽栅；13-牺牲氧化层；14-光阻层；15-第一注入区；16-栅氧化层；17-多晶硅栅；18-第二注入区；19-层间介质层；20-接触孔；21-金属层；i-终端区；ii-有源区。
具体实施方式
35.如背景技术所述，在对左右结构的mosfet器件进行htrb试验或击穿测试时，在终端区容易出现失效点，导致mosfet器件不合格。
36.发明人深入研究，对终端区进行电场强度仿真，如图1所示，发现终端区的一个多晶硅栅02的角(圈a处)，以及屏蔽栅01与另一个多晶硅栅02之间的隔离氧化层03的圈b处存在高电场。究其原因，终端区内容纳多晶硅栅02的开口内衬底侧壁的隔离氧化层以及屏蔽栅01与多晶硅栅02之间的隔离氧化层03厚度较薄，且均与有源区的栅氧化层在同一工艺中生长，终端区与有源区的栅氧化层厚度一致。导致mosfet器件htrb测试或击穿测试时，容易在终端区出现失效。
37.基于上述分析，本发明提供一种屏蔽栅mos器件及其制造方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
38.为了便于描述，本技术一些实施例可以使用诸如“在
…
上方”、“在
…
之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为在其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
39.本发明实施例提供了一种屏蔽栅mos器件的制造方法，如图2所示，包括：
40.步骤s1、提供一衬底，所述衬底包括终端区和有源区；在所述终端区和所述有源区均形成至少一个沟槽；在所述沟槽的侧壁和底面形成屏蔽氧化层，并在所述沟槽中填满多晶硅，以形成屏蔽栅；刻蚀所述沟槽中位于所述屏蔽栅两侧的部分厚度的所述屏蔽氧化层，形成开口；
41.步骤s2、形成牺牲氧化层，所述牺牲氧化层至少覆盖所述开口的侧壁；
42.步骤s3、形成覆盖所述终端区的光阻层，以所述光阻层为掩膜刻蚀去除所述牺牲氧化层位于所述有源区的部分；去除所述光阻层；
43.步骤s4、形成栅氧化层，所述栅氧化层覆盖所述终端区的所述牺牲氧化层的表面以及所述有源区的所述衬底的上表面、所述屏蔽栅的上表面和所述开口的侧壁；
44.步骤s5、形成多晶硅栅，所述多晶硅栅填充位于所述终端区和所述有源区各自区域的所述开口。
45.下面结合图3至图9详细介绍本发明实施例的屏蔽栅mos器件的制造方法的各步骤。
46.步骤s1、如图3所示，提供一衬底10，所述衬底包括终端区i和有源区ii；在所述终端区i和所述有源区ii均形成至少一个沟槽v；在所述沟槽v的侧壁和底面形成屏蔽氧化层11，并在形成所述屏蔽氧化层11后的所述沟槽v中填满多晶硅，以形成屏蔽栅12；刻蚀所述沟槽v中位于所述屏蔽栅12两侧的部分厚度的所述屏蔽氧化层11，形成位于所述屏蔽栅12两侧的开口k。具体过程如下：
47.首先，提供衬底10，衬底10可以是本领域技术人员所熟知的任意合适的衬底材料，其可以是裸晶圆，也可以是经过一系列工艺制程加工后的晶圆，例如其内部可以形成有浅沟槽隔离结构(sti)等。示例性的，衬底10例如包括基底10a和基底10a表面形成的外延层10b。刻蚀所述衬底10，在所述终端区i和所述有源区ii均形成至少一个沟槽v；所述沟槽v分布在所述外延层10b中。
48.接着，通过热氧化工艺或者化学气相沉积(cvd)工艺或者先热氧化工艺后化学气相沉积的工艺等合适的成膜工艺，在所述沟槽v的侧壁和底面以及所述沟槽v外围的衬底10表面上形成屏蔽氧化层11，屏蔽氧化层11可以为单层膜，也可以为多层膜堆叠的结构，这取决于其是采用单一成膜工艺形成，还是多种成膜工艺形成。
49.接着，可以通过多晶硅沉积和原位掺杂工艺，向沟槽v中填充n型离子掺杂或者p型离子掺杂的多晶硅，此时多晶硅填满沟槽v且沟槽v外围的屏蔽氧化层表面上也覆盖有多晶硅，其中，n型离子例如是磷、砷、锑、锗等中的至少一种，p型离子例如是硼或铟等。接着，通过化学机械抛光工艺，对沉积的多晶硅的顶面进行平坦化，形成屏蔽栅12。需要说明的是，屏蔽氧化层11在沟槽v侧壁上的覆盖厚度以及屏蔽栅12的顶面高度均需要满足器件制造需求。可选地，屏蔽栅12的顶面与沟槽v外围的衬底10的顶面齐平。
50.通过湿法刻蚀工艺，对屏蔽氧化层11进行湿法回刻蚀，以完全去除沟槽v外围的衬底10顶面上的屏蔽氧化层，还刻蚀去除所述沟槽v中位于所述屏蔽栅12两侧的部分厚度的所述屏蔽氧化层，分别形成位于所述屏蔽栅12两侧的开口k。
51.步骤s2、如图4所示，形成牺牲氧化层13，所述牺牲氧化层13至少覆盖所述终端区i和所述有源区ii各自区域的所述开口k的侧壁。可通过热氧化工艺或者化学气相沉积(cvd)工艺等合适的成膜工艺形成牺牲氧化层13。具体的，牺牲氧化层13覆盖在沟槽v外围的衬底10表面、屏蔽栅12的上表面和侧壁、开口k中衬底10的侧壁。
52.步骤s3、如图5和图6所示，形成覆盖所述终端区i的光阻层14，光阻层14填充位于终端区i的的各个沟槽v中的开口k，并覆盖衬底10的上表面。以所述光阻层14为掩膜对所述有源区ii进行第一类型的离子注入，形成第一注入区15，所述第一类型例如为n型。以所述
光阻层14为掩膜刻蚀去除所述牺牲氧化层13位于所述有源区ii的部分；具体去除有源区ii中位于沟槽外围的衬底10表面、屏蔽栅12的上表面和侧壁、开口k中衬底10的侧壁的牺牲氧化层。之后，去除所述光阻层14，进行清洗以去除各种颗粒或杂质。
53.步骤s4、如图7所示，形成栅氧化层16，所述栅氧化层16覆盖所述终端区i的所述牺牲氧化层13的表面以及所述有源区ii的所述衬底10的表面和所述开口k的侧壁。具体的，所述栅氧化层16覆盖有源区ii的所述衬底10的上表面、所述屏蔽栅12的顶部和侧壁、所述开口k侧壁上的衬底。所述栅氧化层16可通过热氧化工艺或化学气相沉积(cvd)工艺形成。示例性的，位于所述终端区i内的所述开口k侧壁的所述牺牲氧化层13和所述栅氧化层16一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。位于所述有源区ii内的所述开口侧壁的所述栅氧化层16的厚度为700埃～1000埃。
54.步骤s5、如图8所示，形成多晶硅栅17，所述多晶硅栅17填充位于所述终端区i和所述有源区ii各自区域的所述开口k。具体通过化学气相沉积工艺等合适的沉积工艺，在栅氧化层16的表面上沉积多晶硅(可以n型离子或p型离子掺杂的多晶硅)，并使得沉积的多晶硅至少填满开口k。然后，通过化学机械抛光工艺对沉积的多晶硅进行顶部平坦化，直至暴露出沟槽外围的栅氧化层16的表面，形成多晶硅栅17。可选地，在本发明的其他实施例中，还可以在沉积多晶硅至填满开口之后，通过干法刻蚀和/或湿法刻蚀工艺，对沉积的多晶硅进行回刻蚀至要求深度，以形成多晶硅栅17，且多晶硅栅17和屏蔽栅12形成了左右关系。
55.如图9所示，可选地，本实施例中，在步骤s5形成多晶硅栅17之后，还可以继续进行以下步骤：
56.以多晶硅栅17和屏蔽栅12为掩膜，对沟槽两侧外围的衬底10进行第二类型的离子注入，第二类型的离子例如为p型，形成第二注入区18。
57.通过化学气相沉积等工艺沉积层间介质层19，所述层间介质层19覆盖所述终端区i和有源区ii，将栅氧化层16和多晶硅栅17均掩埋在内。
58.通过接触孔工艺，刻蚀层间介质层19、栅氧化层16等，形成贯穿层间介质层19的多个接触孔20。示例性的，一个接触孔20从终端区i的相邻沟槽之间的衬底中的第二注入区18引出作为终端区i电极，另一个接触孔从有源区ii的层叠的第二注入区18与第一注入区15引出作为有源区ii电极。之后，在各个接触孔20中填充导电材料，以形成相应的接触插塞，以分别将终端区i和有源区ii电性引出。之后可在层间介质层19表面形成金属层21，进而得到所需的屏蔽栅沟槽型mos器件。
59.高温反向偏压试验(htrb，high temperature reverse bias)，在高温条件下(100℃以上)，持续提供80％规格的反向电压，在长时间(48小时以上)工作下，半导体器件的反向漏电流在规定范围内保持稳定的试验。
60.本发明中终端区i开口k的衬底侧壁上层叠有牺牲氧化层13和栅氧化层16一起作为隔离氧化层，终端区i开口k内屏蔽栅12与多晶硅栅17之间也是层叠有牺牲氧化层13和栅氧化层16一起作为隔离氧化层；而有源区ii内开口k侧壁仅形成有栅氧化层16。本发明在不增加有源区ii的栅氧化层16厚度的前提下，增加了终端区i内开口k的衬底侧壁上的隔离氧化层厚度，增加了终端区i开口内屏蔽栅12与多晶硅栅17之间的隔离氧化层厚度，从而解决了屏蔽栅mos器件在htrb测试中终端区i容易出现失效点的问题，提高了mosfet器件的合格率。
61.本实施例还提供一种屏蔽栅mos器件，如图3和图9所示，包括：
62.衬底10，所述衬底10包括终端区i和有源区ii；所述终端区i和所述有源区ii均形成有至少一个沟槽v；
63.屏蔽栅12，所述屏蔽栅12位于所述沟槽v中且从所述沟槽底部延伸至所述沟槽顶部；所述屏蔽栅12靠下部分的侧壁和底部均与所述沟槽v内表面之间形成有屏蔽氧化层11；
64.所述沟槽v内所述屏蔽栅12靠上部分的两侧形成有开口k，所述开口k内均形成有多晶硅栅17；
65.所述终端区i所述开口k的衬底侧壁与所述多晶硅栅17之间形成有牺牲氧化层13和栅氧化层16，所述终端区i所述开口k内所述屏蔽栅12与所述多晶硅栅17之间也形成有所述牺牲氧化层12和所述栅氧化层16；
66.所述有源区i所述开口k侧壁仅形成有栅氧化层16。
67.位于所述有源区ii内相邻的所述沟槽之间的所述衬底中分布有自下而上层叠的第二注入区18和第一注入区15；所述第一注入区15注入n型离子，所述第二注入区18注入p型离子；或者，所述第一注入区15注入p型离子，所述第二注入区18注入n型离子。
68.示例性的，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。
69.综上所述，本发明提供一种屏蔽栅mos器件及其制造方法，包括：提供一衬底，衬底包括终端区和有源区；在终端区和有源区均形成至少一个沟槽；在沟槽的侧壁和底面形成屏蔽氧化层，并在沟槽中填满多晶硅，以形成屏蔽栅；刻蚀沟槽中位于屏蔽栅两侧的部分厚度的屏蔽氧化层，形成开口；形成牺牲氧化层，牺牲氧化层至少覆盖开口的侧壁；形成覆盖终端区的光阻层，以光阻层为掩膜刻蚀去除牺牲氧化层位于有源区的部分；去除光阻层；形成栅氧化层，栅氧化层覆盖终端区的牺牲氧化层的表面以及有源区的衬底的表面和开口的侧壁；形成多晶硅栅，多晶硅栅填充位于终端区和有源区各自区域的开口。本发明中终端区开口的衬底侧壁上层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层，终端区开口内屏蔽栅与多晶硅栅之间也是层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层；而有源区内开口侧壁仅形成有栅氧化层。本发明在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了屏蔽栅mos器件在htrb测试中终端区容易出现失效点的问题，提高了mosfet器件的合格率。
70.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
71.上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

技术特征：
1.一种屏蔽栅mos器件的制造方法，其特征在于，包括：提供一衬底，所述衬底包括终端区和有源区；在所述终端区和所述有源区均形成至少一个沟槽；在所述沟槽的侧壁和底面形成屏蔽氧化层，并在所述沟槽中填满多晶硅，以形成屏蔽栅；刻蚀所述沟槽中位于所述屏蔽栅两侧的部分厚度的所述屏蔽氧化层，形成开口；形成牺牲氧化层，所述牺牲氧化层至少覆盖所述开口的侧壁；形成覆盖所述终端区的光阻层，以所述光阻层为掩膜刻蚀去除所述牺牲氧化层位于所述有源区的部分；去除所述光阻层；形成栅氧化层，所述栅氧化层覆盖所述终端区的所述牺牲氧化层的表面以及所述有源区的所述衬底的上表面、所述屏蔽栅的上表面和所述开口的侧壁；形成多晶硅栅，所述多晶硅栅填充位于所述终端区和所述有源区各自区域的所述开口。2.如权利要求1所述的屏蔽栅mos器件的制造方法，其特征在于，形成覆盖所述终端区的所述光阻层之后，去除所述牺牲氧化层位于所述有源区的部分之前，还包括：对所述有源区的衬底中进行第一类型的离子注入。3.如权利要求2所述的屏蔽栅mos器件的制造方法，其特征在于，形成所述多晶硅栅之后，还包括：对所述终端区和所述有源区的衬底中进行第二类型的离子注入；所述第一类型为n型，所述第二类型为p型；或者，所述第一类型为p型，所述第二类型为n型。4.如权利要求1所述的屏蔽栅mos器件的制造方法，其特征在于，形成所述牺牲氧化层，采用热氧化工艺或者化学气相沉积工艺或者先热氧化工艺后化学气相沉积的工艺。5.如权利要求1所述的屏蔽栅mos器件的制造方法，其特征在于，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。6.如权利要求1所述的屏蔽栅mos器件的制造方法，其特征在于，位于所述有源区内的所述开口侧壁的所述栅氧化层的厚度为700埃～1000埃。7.如权利要求1至6任意一项所述的屏蔽栅mos器件的制造方法，其特征在于，形成所述多晶硅栅之后，还包括：形成层间介质层，所述层间介质层覆盖所述终端区和所述有源区的衬底，将所述栅氧化层和所述多晶硅栅均掩埋在内；形成若干接触孔，所述接触孔贯穿所述层间介质层、所述栅氧化层和部分厚度的所述衬底，在所述接触孔中填充导电材料形成插塞，以将所述终端区和所述有源区的电极引出；在所述层间介质层表面形成金属层。8.一种屏蔽栅mos器件，其特征在于，包括：衬底，所述衬底包括终端区和有源区；所述终端区和所述有源区均形成有至少一个沟槽；屏蔽栅，所述屏蔽栅位于所述沟槽中且从所述沟槽底部延伸至所述沟槽顶部；所述屏蔽栅靠下部分的侧壁和底部均与所述沟槽内表面之间形成有屏蔽氧化层；所述沟槽内所述屏蔽栅靠上部分的两侧形成有开口，所述开口内均形成有多晶硅栅；所述终端区所述开口的衬底侧壁与所述多晶硅栅之间形成有牺牲氧化层和栅氧化层，所述终端区所述开口内所述屏蔽栅与所述多晶硅栅之间也形成有所述牺牲氧化层和所述
栅氧化层；所述有源区所述开口侧壁仅形成有栅氧化层。9.如权利要求8所述的屏蔽栅mos器件，其特征在于，还包括：位于所述有源区内相邻的所述沟槽之间的所述衬底中分布有自下而上层叠的第二注入区和第一注入区；所述第一注入区注入n型离子，所述第二注入区注入p型离子；或者，所述第一注入区注入p型离子，所述第二注入区注入n型离子。10.如权利要求8所述的屏蔽栅mos器件，其特征在于，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。

技术总结
本发明提供一种屏蔽栅MOS器件及其制造方法，本发明中终端区开口的衬底侧壁上形成有牺牲氧化层和栅氧化层一起作为隔离氧化层，终端区开口内屏蔽栅与多晶硅栅之间也是形成有牺牲氧化层和栅氧化层一起作为隔离氧化层；而有源区内开口侧壁仅形成有栅氧化层。本发明在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了HTRB测试中终端区容易出现失效点的问题，提高了屏蔽栅MOSFET器件的合格率。的合格率。的合格率。


技术研发人员：石磊
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2023.07.28
技术公布日：2023/9/20