半导体结构的制作方法

1.本公开实施例涉及半导体领域，特别涉及一种半导体结构。


背景技术：

2.存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic random access memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
3.存储单元通常包括电容器和晶体管，晶体管的源漏或者漏极中的一者与位线结构相连、源漏或者漏极中的另一者与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。


技术实现要素：

4.本公开实施例提供一种半导体结构，至少有利于提高半导体结构的效率。
5.根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；位于基底上的多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，以及连接两个有源柱底部的互联部，多个有源柱沿第一方向和第二方向排列；多条位线，位线沿第一方向延伸，位线穿过多个有源组的两个有源柱之间，且位于互联部上方；多个位线接触结构，每一位线接触结构位于位线和相应的互联部之间，且与互联部以及位线均电接触；字线，字线沿第三方向延伸，第三方向与第一方向不同，字线位于位线远离互联部的一侧，字线与多个有源柱的至少部分侧壁正对；其中，任一有源组内的两个有源柱的排列方向与第一方向不同且与第三方向不同。
6.在一些实施例中，每一有源组内的两个有源柱均沿第二方向排列，或者，每一有源组内的两个有源柱均沿第四方向排列，第四方向与第二方向沿垂直于第一方向对称设置。
7.在一些实施例中，在沿垂直于第一方向上，位线间隔设置于相邻的有源柱之间。
8.在一些实施例中，部分有源组内的两个有源柱沿第二方向排列，部分有源组内的两个有源柱沿第四方向排列，第四方向与第二方向沿垂直于第一方向对称设置。
9.在一些实施例中，在沿第三方向上，字线环绕多个有源柱的侧壁，或者，有源柱交替设置于字线沿垂直于第三方向的两侧。
10.在一些实施例中，位线接触结构还位于有源柱的侧壁与位线之间。
11.在一些实施例中，有源柱包括沿远离基底方向依次排列的第一掺杂区、沟道区和第二掺杂区，第一掺杂区内具有第一掺杂离子，且互联部内具有第一掺杂离子。
12.在一些实施例中，互联部内的第一掺杂离子的浓度大于等于第一掺杂区的第一掺杂离子的掺杂浓度。
13.在一些实施例中，位线接触结构的材料包括金属硅化物。
14.在一些实施例中，在沿垂直于第一方向上，位线的宽度小于相邻有源组之间的间隙宽度。
15.本公开实施例提供的技术方案至少具有以下优点：
16.本公开实施例提供的半导体结构中，基底上有多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，且两个有源柱的底部通过互联部连接，以此，两个有源柱的底部可以通过互联部进行电性传输。位线沿第一方向穿过多个有源组的两个有源柱之间，且位线通过位线接触结构与相应的互联部电连接，则同一有源组内的两个有源柱可以通过同一位线接触结构连接同一位线，以此可以提高位线的控制能力，且位线接触结构可以降低位线与互联部之间的接触电阻，提高位线与互联部的电传输效率，进而提高位线与有源柱的电传输效率。字线沿第三方向与多个有源柱的至少部分侧壁正对，以此一条字线可以控制沿第三方向排列的多个有源柱，从而提高字线的控制能力。
附图说明
17.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1至图8为本公开一实施例提供的多种半导体结构的局部俯视图；
19.图9为图1沿aa1方向的第一种剖面结构示意图；
20.图10为图1沿aa1方向的第二种剖面结构示意图；
21.图11为图1沿aa1方向的第三种剖面结构示意图；
22.图12为图1沿aa1方向的第四种剖面结构示意图。
具体实施方式
23.为了更好的适应半导体器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(gate-all-around，gaa)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(lateral gate-all-around，lgaa)晶体管和垂直全包围栅极(vertical gate-all-around，vgaa)晶体管。其中，vgaa的沟道在垂直于基底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于实现更进一步的特征尺寸缩小。
24.根据本公开一些实施例，本公开一实施例提供一种半导体结构，以提高半导体结构的效率。
25.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
26.以下将结合附图对本实施例提供的半导体结构进行详细说明，具体如下：
27.结合参考图1至图8以及图9，图1至图8为本公开一实施例提供的多种半导体结构的局部俯视图，其中，图9为图1沿aa1方向的第一种剖面结构示意图。
28.半导体结构可以包括：基底100(在图1至图8中基底未示出或者为透视状态)；位于基底100上的多个有源组110，每一有源组110包括沿基底100厚度方向延伸的两个有源柱111，以及连接两个有源柱111底部的互联部112(在图1至图8中互联部未示出或者为透视状态)，多个有源柱111沿第一方向x和第二方向y排列；多条位线130，位线130沿第一方向x延伸，位线130穿过多个有源组110的两个有源柱111之间，且位于互联部112上方；多个位线接触结构120，每一位线接触结构120位于位线130和相应的互联部112之间，且与互联部112以及位线130均电接触；字线140，字线140沿第三方向z延伸，第三方向z与第一方向x不同，字线140位于位线130沿基底100厚度方向远离互联部112的一侧，字线140与多个有源柱111的至少部分侧壁正对；其中，任一有源组110内的两个有源柱111的排列方向与第一方向x不同且与第三方向z不同。
29.本公开实施例提供的半导体结构中，基底100上有多个有源组110，每一有源组110包括沿基底100厚度方向延伸的两个有源柱111，且两个有源柱111的底部通过互联部112连接，以此，两个有源柱111的底部可以通过互联部112进行电性传输。位线130沿第一方向x穿过多个有源组110的两个有源柱111之间，且位线130通过位线接触结构120与相应的互联部112电连接，则同一有源组110内的两个有源柱111可以通过同一位线接触结构120连接同一位线130，以此可以提高位线130的控制能力，且位线接触结构120可以降低位线130与互联部112之间的接触电阻，提高位线130与互联部112的电传输效率，进而提高位线130与有源柱111的电传输效率。字线140沿第三方向z与多个有源柱111的至少部分侧壁正对，以此一条字线140可以控制沿第三方向z排列的多个有源柱111，从而提高字线140的控制能力。
30.此外，本公开实施例提供的半导体结构中，位线130位于相邻的有源柱111之间，相较于位线130位于有源柱111底部的结构，可以增加位线130的工艺窗口，且有利于位线130采用沉积的方式以导电性能较好的金属材料形成，以提高位线130的电传输性能和效率。
31.基底100的材料可以包括：基本半导体、化合物半导体或者合金半导体。例如，基本半导体包括锗；化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、和/或iii-v族半导体材料等；合金半导体包括硅锗、碳化硅锗、锗锡、硅锗锡、磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。
32.在一些实施例中，基底100还可以是绝缘体上硅结构、绝缘体上锗硅结构、绝缘体上锗结构或者其组合。
33.有源柱111的材料可以包括：基本半导体、化合物半导体或者合金半导体。例如，基本半导体包括锗；化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、和/或iii-v族半导体材料等；合金半导体包括硅锗、碳化硅锗、锗锡、硅锗锡、磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。
34.在一些实施例中，半导体柱101的材料还可以包括铟镓锌氧化物、掺钨氧化铟或者氧化铟锡等。
35.互联部112的材料可以包括：基本半导体、化合物半导体或者合金半导体。例如，基本半导体包括锗；化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、和/
或iii-v族半导体材料等；合金半导体包括硅锗、碳化硅锗、锗锡、硅锗锡、磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。
36.在一些实施例中，有源柱111的材料可以与基底100的材料相同，以此可以通过图形化基底的方式形成有源柱。在一些实施例中，互联部112的材料可以与有源柱111的材料相同，以此可以通过在基底上形成有源层，并通过图形化有源层的方式同时形成互联部和有源柱。
37.在一些实施例中，有源柱111的材料也可以与基底100的材料不同。在一些实施例中，互联部112的材料也可以与有源柱111的材料不同。
38.在一些实施例中，有源柱111的材料可以与基底100的材料相同，且互联部112的材料与基底100的材料相同，以此可以通过图形化基底100的方式同时形成有源柱111和互联部112。
39.在一些实施例中，有源柱111的材料、互联部112的材料以及基底100的材料也可以均不相同。
40.位线130的材料可以包括单金属、金属化合物或者合金。其中，单金属可以为钴、镍、钼、钛、钨、钽或者铂等；金属化合物可以为氮化钨、氮化钽或者氮化钛；合金可以为钴、镍、钼、钛、钨、钽或者铂中至少2者构成的合金材料。
41.位线接触结构120的材料包括金属硅化物。
42.字线140的材料可以包括多晶硅、氮化钛、铝化钛、氮化钽、硅化镍、硅化钴、钽、铝、镧、钛或者钨中的至少一种。
43.在一些实施例中，字线与有源柱的侧壁之间还可以具有栅介质层，栅介质层的材料可以包括硅氧化物、硅氮化物、金属氧化物，金属氧氮化物、金属硅化物、高k材料、铁电材料、抗铁电材料或者它们的组合。
44.参考图1和图2，当第一方向x与第二方向y垂直时，有源柱111可以呈四方排列。参考图3至图8，当第一方向x与第二方向y的夹角为锐角时，有源柱111可以呈六方排列。其中，六方排列的有源柱111相较于四方排列的有源柱111可以具有更高的空间利用率。
45.在一些实施例中，每一有源组110内的两个有源柱111可以均沿第二方向y排列，或者，每一有源组110内的两个有源柱111可以均沿第四方向w排列，其中，第四方向w与第二方向y沿垂直于第一方向x对称设置。
46.参考图1和图2，当第一方向x与第二方向y垂直时，有源柱111可以呈四方排列，其中，第四方向w与第二方向y相同，即每一有源组110内的两个有源柱111均沿垂直于第一方向x排列。参考图1，当多个有源组110沿第一方向x依次排列时，则与多个有源组110对应的位线接触结构120沿第一方向x依次排列。参考图2，当多个有源组110沿第一方向x错位排列时，则与多个有源组110对应的位线接触结构120沿第一方向x间隔排列。
47.参考图3至图8，当第一方向x与第二方向y的夹角为锐角时，有源柱111可以呈六方排列，其中，第四方向w与第二方向y沿垂直于第一方向x对称设置。参考图3和图4，每一有源组110内的两个有源柱111可均沿第二方向y排列，参考图3，当多个有源组110沿第一方向x依次排列时，则与多个有源组110对应的位线接触结构120沿第一方向x依次排列；参考图4，当多个有源组110沿第一方向x错位排列时，则与多个有源组110对应的位线接触结构120沿第一方向x间隔排列。参考图5，每一有源组110内的两个有源柱111还可以均沿第四方向w排
列，当多个有源组110沿第一方向x依次排列时，则与多个有源组110对应的位线接触结构120沿第一方向x依次排列；参考图6，当多个有源组110沿第一方向x错位排列时，则与多个有源组110对应的位线接触结构120沿第一方向x间隔排列。
48.参考图7和图8，部分有源组110内的两个有源柱111可以沿第二方向y排列，部分有源组110内的两个有源柱111可以沿第四方向w排列，其中，第四方向w与第二方向y沿垂直于第一方向x对称设置。参考图7，当沿第一方向x排列的多个有源组110内的有源柱111排列方向相同时，则沿垂直于第一方向x排列的多个有源组110中，有源柱111的排列方向相同的有源组110间隔设置；参考图8，当沿第一方向x排列的多个有源组110中，有源柱111的排列方向相同的有源组110间隔设置时，沿垂直于第一方向x排列的多个有源组110内的有源柱111的排列方向可以相同。
49.参考图1、图3、图5和图7，当沿第一方向x排列的多个有源组110内的有源柱111的排列方向相同时，位线接触结构120可以沿第一方向x依次排列，在沿垂直于第一方向x上，位线103间隔设置于相邻的有源柱111之间。如此，位线103的数量可以减少，从而有利于减少位线103的控制端，提高半导体结构的控制效率。
50.参考图1、图3、图4和图7，在沿第三方向z上，字线140可以环绕多个有源柱111的侧壁，如此可以构成全环绕栅极结构，提高字线140的栅控能力，从而提高半导体结构的稳定性。参考图2、图5、图6和图8，在沿第三方向z上，有源柱111可以交替设置于字线140沿垂直于第三方向z的两侧，如此，使同一字线140控制的有源柱111的数量增加，且字线140的数量可以减少，在提高字线140的控制能力的同时有利于提高字线140的工艺窗口。
51.可以理解的是，基于上述实施例中提供的有源柱111的排列方式、有源组110的排列方式、字线140的排列方式以及位线130的排列方式，在不冲突的情况下可以任意组合以获得新的实施例。当同一有源组110中的两个有源柱111通过同一位线接触结构120以连接同一位线130，且同一有源组110中的两个有源柱111分别连接不同的字线140时，即可实现对同一有源组110内的两个有源柱111的分别控制。
52.需要说明的是，在本实施例提供的附图中，均以有源柱111为圆柱体进行说明，并不构成对有源柱111形状的限定；在其他实施例中，有源柱还可以是四棱柱体、椭圆柱体或者多棱柱体。可以理解的是，当有源柱为圆柱体或者椭圆柱体时，可以避免有源柱的表面产生尖锐的拐角而产生尖端放电效应；当有源柱为四棱柱体或者多棱柱体时，可以对有源柱的拐角处进行倒角处理，进而避免有源柱的拐角处产生尖端放电效应。
53.在图9中，以沿有源组110内两个有源柱111的排列方向上，位线接触结构120的宽度小于位线130的宽度为例，并不构成对位线接触结构120的宽度与位线130的宽度的限制。
54.在一些实施例中，位线接触结构120的宽度可以大于位线130的宽度。
55.结合参考图1和图10，图10为图1沿aa1方向的第二种剖面结构示意图。在一些实施例中，沿有源组110内两个有源柱111的排列方向上，位线接触结构120的宽度可以等于有源组110内两个有源柱111之间的宽度。如此，位线接触结构120可以覆盖互联部112的顶面且与有源组110内两个有源柱111的侧壁电接触，位线接触结构120与互联部112的接触面积增加，且与有源柱111的接触面积增加，从而提高位线接触结构120与有源柱111的电传输效率，进而提高了位线130对有源柱111的控制能力。
56.结合参考图1和图11，图11为图1沿aa1方向的第三种剖面结构示意图。在一些实施
例中，位线接触结构120还位于有源柱111的侧壁与位线130之间。如此，位线接触结构120覆盖互联部112的表面且与有源组110内两个有源柱111的侧壁电接触，位线130位于位线接触结构120内。可以理解的是，位线130穿过有源组110的两个有源柱111之间，且位线130通过位线接触结构120以及互联部112与有源柱111的底部电性连接，当位线接触结构120还位于有源柱111的侧壁与位线130之间时，位线130的底面与侧壁均可以通过位线接触结构120与有源柱111进行电性传输，从而有利于提高位线130与有源柱111之间的电传输效率。
57.需要说明的是，在图11中，以位线接触结构120的顶面与位线130的顶面齐平为例，并构成对位线接触结构120的顶面与位线130顶面的位置关系的限定。在一些实施例中，位线接触结构的顶面可以低于位线的顶面，或者位线接触结构的顶面可以高于位线的顶面。
58.结合参考图1和图12，图12为图1沿aa1方向的第四种剖面结构示意图。在一些实施例中，位线接触结构120底部可以延伸至互联部112内，位线接触结构120的顶部位于互联部112的表面，位线130位于位线接触结构120远离互联部112的表面。如此，可以进一步提高位线接触结构120与互联部112的接触面积，以此提高位线接触结构120与互联部112之间的电传输性能，从而提高位线130对有源柱111的控制能力。
59.在一些实施例中，参考图9至图12，有源柱111可以包括沿远离基底100方向依次排列的第一掺杂区i、沟道区iii和第二掺杂区ii，第一掺杂区i内具有第一掺杂离子，且互联部112内具有第一掺杂离子。第一掺杂区i和第二掺杂区ii可以分别构成晶体管的源极或者漏极，沟道区iii与字线140正对以使字线140控制晶体管的导通，第一掺杂区i和互联部112内均具有第一掺杂离子，以此可以使第一掺杂区i和互联部112进行电性传输。
60.可以理解的是，晶体管的源极和漏极内具有相同的掺杂离子，即第一掺杂区i和第二掺杂区ii内均具有第一掺杂离子。在一些实施例中，沟道区iii内具有第一掺杂离子，以此可以构成无结晶体管。在一些实施例中，沟道区iii内可以具有第二掺杂离子，第二掺杂离子的种类与第一离子的种类不同，以此可以构成有结晶体管。
61.第一掺杂离子和第二掺杂离子均可以包括n型离子或者p型离子，例如，n型离子具体可以为磷离子、砷离子或者锑离子；p型离子具体可以为硼离子、铟离子或者镓离子。
62.在一些实施例中，互联部112内的第一掺杂离子的浓度大于等于第一掺杂区i的第一掺杂离子的掺杂浓度。也就是说，互联部112与第一掺杂区i形成浓度梯度，以此互联部112作为第一掺杂区i与位线130之间电传输的过渡，有利于提高半导体结构使用的稳定性。
63.在一些实施例中，半导体结构还可以包括电容结构，电容结构包括依次层叠的下电极层、介质层和上电极层，下电极层沿基底的厚度方向延伸且底部与第二掺杂区电连接，介质层覆盖下电极层的表面，上电极层覆盖介质层远离下电极层的表面。如此，有源柱、字线、位线和电容结构可以构成存储单元，字线和位线可以控制存储单元的读写。
64.下电极层的材料和上电极层的材料均可以包括镍化铂、钛、钽、钴、多晶硅、铜、钨、氮化钽、氮化钛或者钌中的至少一种。
65.介质层的材料可以包括氧化硅、氧化钽、氧化铪、氧化锆、氧化铌、氧化钛、氧化钡、氧化锶、氧化钇、氧化镧、氧化镨或者钛酸锶钡等高介电常数材料。
66.在一些实施例中，半导体结构还可以包括电容接触垫，电容接触垫的底面与第二掺杂区电接触，电容接触垫的顶面与下电极层电接触。当有源柱沿第一方向和第二方向呈六方排列时，电容接触垫可以降低下电极层与第二掺杂区之间的接触电阻；当有源柱沿第
一方向和第二方向呈四方排列时，电容接触垫可以用于改变下电极层与第二掺杂区的接触位置，以使电容结构可以呈六方排列，以有利于提高电容结构的排列密度和表面积，进而提高电容结构的电荷存储能力。
67.参考图2，在一些实施例中，在沿垂直于第一方向x上，位线130的宽度l1小于相邻有源组110之间的间隙宽度l2。可以理解的是，当沿第一方向x排列的多个有源组110错位排列时，位线130沿第一方向x穿过多个有源组110内的两个有源柱111之间，且还会穿过沿垂直于第一方向x上相邻的两个有源组110之间。由于一个有源组110通过对应的位线接触结构120连接对应的位线130，当在沿垂直于第一方向x上，位线130的宽度l1小于相邻有源组110之间的间隙宽度l2时，可以避免在垂直于第一方向x上相邻的两个有源组110与不需要连接的位线130电接触，以此提高半导体结构的稳定性。
68.本公开实施例提供的半导体结构中，基底100上有多个有源组110，每一有源组110包括沿基底100厚度方向延伸的两个有源柱111，且两个有源柱111的底部通过互联部112连接，以此，两个有源柱111的底部可以通过互联部112进行电性传输。位线130沿第一方向x穿过多个有源组110的两个有源柱111之间，且位线130通过位线接触结构120与相应的互联部112电连接，则同一有源组110内的两个有源柱111可以通过同一位线接触结构120连接同一位线130，以此可以提高位线130的控制能力，且位线接触结构120可以降低位线130与互联部112之间的接触电阻，提高位线130与互联部112的电传输效率，进而提高位线130与有源柱111的电传输效率。字线140沿第三方向z与多个有源柱111的至少部分侧壁正对，以此一条字线140可以控制沿第三方向z排列的多个有源柱111，从而提高字线140的控制能力。
69.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

技术特征：
1.一种半导体结构，其特征在于，包括：基底；位于所述基底上的多个有源组，每一所述有源组包括沿所述基底厚度方向延伸的两个有源柱，以及连接两个所述有源柱底部的互联部，多个所述有源柱沿第一方向和第二方向排列；多条位线，所述位线沿所述第一方向延伸，所述位线穿过多个所述有源组的两个所述有源柱之间，且位于所述互联部上方；多个位线接触结构，每一所述位线接触结构位于所述位线和相应的所述互联部之间，且与所述互联部以及所述位线均电接触；字线，所述字线沿第三方向延伸，所述第三方向与所述第一方向不同，所述字线位于所述位线远离所述互联部的一侧，所述字线与多个所述有源柱的至少部分侧壁正对；其中，任一所述有源组内的两个所述有源柱的排列方向与所述第一方向不同且与所述第三方向不同。2.根据权利要求1所述的半导体结构，其特征在于，每一所述有源组内的两个所述有源柱均沿所述第二方向排列，或者，每一所述有源组内的两个所述有源柱均沿所述第四方向排列，所述第四方向与所述第二方向沿垂直于所述第一方向对称设置。3.根据权利要求2所述的半导体结构，其特征在于，在沿垂直于所述第一方向上，所述位线间隔设置于相邻的所述有源柱之间。4.根据权利要求1所述的半导体结构，其特征在于，部分所述有源组内的两个所述有源柱沿所述第二方向排列，部分所述有源组内的两个所述有源柱沿第四方向排列，所述第四方向与所述第二方向沿垂直于所述第一方向对称设置。5.根据权利要求1～4中任一项所述的半导体结构，其特征在于，在沿所述第三方向上，所述字线环绕多个所述有源柱的侧壁，或者，所述有源柱交替设置于所述字线沿垂直于所述第三方向的两侧。6.根据权利要求1所述的半导体结构，其特征在于，所述位线接触结构还位于所述有源柱的侧壁与所述位线之间。7.根据权利要求1所述的半导体结构，其特征在于，所述有源柱包括沿远离所述基底方向依次排列的第一掺杂区、沟道区和第二掺杂区，所述第一掺杂区内具有第一掺杂离子，且所述互联部内具有所述第一掺杂离子。8.根据权利要求7所述的半导体结构，其特征在于，所述互联部内的所述第一掺杂离子的浓度大于等于所述第一掺杂区的所述第一掺杂离子的掺杂浓度。9.根据权利要求1所述的半导体结构，其特征在于，所述位线接触结构的材料包括金属硅化物。10.根据权利要求1所述的半导体结构，其特征在于，在沿垂直于所述第一方向上，所述位线的宽度小于相邻所述有源组之间的间隙宽度。

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构，包括：位于基底上的多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，以及连接两个有源柱底部的互联部，多个有源柱沿第一方向和第二方向排列；沿第一方向延伸的多条位线，位线穿过多个有源组的两个有源柱之间，且位于互联部上方；多个位线接触结构，每一位线接触结构位于位线和相应的互联部之间，且与互联部以及位线均电接触；沿第三方向延伸的字线，第三方向与第一方向不同，字线位于位线远离互联部的一侧，字线与多个有源柱的至少部分侧壁正对。本公开实施例提供的半导体结构至少有利于提高半导体结构的效率。少有利于提高半导体结构的效率。少有利于提高半导体结构的效率。


技术研发人员：黄信斌
受保护的技术使用者：长鑫科技集团股份有限公司
技术研发日：2023.07.28
技术公布日：2023/9/20