中介层及其制作方法和集成电路

1.本公开的实施例涉及一种中介层及其制作方法和集成电路。


背景技术：

2.随着集成电路制造工艺节点的不断推进，电路系统集成规模，计算性能和速度得到了大幅提升，所需要的数据传输带宽需求迅速上升，限制芯片性能的因素逐渐由芯片本身的处理速度转向芯片外的互连线密度与延迟。中介层技术作为一种解决该问题的方案被提出。
3.中介层(interposer)技术指的是将需要互连的不同功能的芯片键合到提前制作好的中介层晶圆(interposer wafer)上，中介层晶圆上通过金属互连工艺与基板通孔技术(tsv，through substrate via)制作了高密度、低延迟的互连线。同时为了便于芯片键合，在顶端制作了相应的焊点结构。芯片与中介层晶圆键合后，在对整体进行封装与再布线工艺，完成芯片的封装。


技术实现要素：

4.本公开实施例提供一种中介层及其制作方法和集成电路。该中介层可以通过后端工艺在第一钝化层上堆叠后端器件，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
5.本公开至少一个实施例提供一种中介层，包括衬底基板，设置有贯穿所述衬底基板的多个基板通孔；第一钝化层，位于所述衬底基板上；以及后端器件，位于所述第一钝化层远离所述衬底基板的一侧，其中，所述后端器件包括有源层，所述有源层与所述衬底基板不同。
6.例如，在本公开一实施例提供的一种中介层还包括：金属互连图案，位于所述第一钝化层远离所述衬底基板的一侧，其中，所述第一钝化层设置有贯穿所述第一钝化层的第一钝化层通孔，所述第一钝化层通孔内设置有第一导电部，所述金属互连图案与所述第一导电部相连。
7.例如，在本公开一实施例提供的一种中介层中，所述金属互连图案的材料和第一导电部的材料相同。
8.例如，在本公开一实施例提供的一种中介层中，所述后端器件与所述金属互连图案和所述第一导电部中的至少一个相连。
9.例如，在本公开一实施例提供的一种中介层中，所述基板通孔内设置有第二导电部，所述第二导电部与所述第一导电部相连。
10.例如，在本公开一实施例提供的一种中介层还包括：n个所述第一钝化层，沿第一方向设置，其中，各所述第一钝化层远离所述衬底基板的一侧设置有所述后端器件和所述金属互连图案中的至少一个，n为大于1的正整数。
11.例如，在本公开一实施例提供的一种中介层还包括：有源器件，位于所述衬底基板
靠近所述第一钝化层的一侧，其中，所述有源器件与所述第一导电部相连。
12.例如，在本公开一实施例提供的一种中介层还包括：第二钝化层，位于距离所述衬底基板最远的所述第一钝化层上且远离所述衬底基板的一侧；以及键合机构，其中，所述第二钝化层设置有贯穿所述第二钝化层的第二钝化层通孔，所述第二钝化层通孔设置有第三导电部，所述键合机构与所述第三导电部相连。
13.例如，在本公开一实施例提供的一种中介层中，所述衬底基板的材料包括硅、碳化硅、锗硅、石英、锶钛氧、蓝宝石、金刚石中的至少一种，所述有源层的材料包括氧化物半导体或二维材料。
14.例如，在本公开一实施例提供的一种中介层中，所述后端器件包括后端晶体管。
15.例如，在本公开一实施例提供的一种中介层中，所述后端器件还包括后端存储器件和后端计算器件。
16.本公开至少一个实施例还提供一种集成电路，其包括上述任一项所述的中介层。
17.本公开至少一个实施例提供一种中介层制作方法，包括：在衬底基板上形成第一钝化层；以及在所述第一钝化层远离所述衬底基板的一侧形成后端器件，其中，所述后端器件包括有源层，所述有源层与所述衬底基板不同，所述衬底基板设置有贯穿所述衬底基板的多个基板通孔。
18.例如，在本公开一实施例提供的一种中介层制作方法还包括：在所述第一钝化层形成贯穿所述第一钝化层的第一钝化层通孔；以及在所述第一钝化层远离所述衬底基板的一侧形成金属互连图案，其中，所述第一钝化层通孔设置有第一导电部，所述金属互连图案与所述第一导电部相连。
19.例如，在本公开一实施例提供的一种中介层制作方法中，所述后端器件与所述金属互连图案和所述第一导电部中的至少一个相连。
20.例如，在本公开一实施例提供的一种中介层制作方法还包括：在所述多个基板通孔中形成第二导电部，其中，所述第二导电部和所述第一导电部相连。
21.例如，在本公开一实施例提供的一种中介层制作方法中，在所述衬底基板上形成所述第一钝化层包括：形成n个所述第一钝化层，其中，n个所述第一钝化层沿第一方向设置，各所述第一钝化层远离所述衬底基板的一侧设置有所述后端器件和所述金属互连图案中的至少一个，n为大于1的正整数。
22.例如，在本公开一实施例提供的一种中介层制作方法还包括：在所述衬底基板靠近所述第一钝化层的一侧形成有源器件，其中，所述有源器件与所述第一导电部相连。
23.例如，在本公开一实施例提供的一种中介层制作方法还包括：在距离所述衬底基板最远的所述第一钝化层上且远离所述衬底基板的一侧形成第二钝化层和键合机构，其中，所述第二钝化层设置有贯穿所述第二钝化层的第二钝化层通孔，所述第二钝化层通孔设置有第三导电部，所述键合机构与所述第三导电部相连。
24.例如，在本公开一实施例提供的一种中介层制作方法中，所述衬底基板的材料包括硅、碳化硅、锗硅、石英、锶钛氧、蓝宝石、金刚石中的至少一种，所述有源层的材料包括氧化物半导体或二维材料。
25.例如，在本公开一实施例提供的一种中介层制作方法中，所述后端器件包括后端晶体管。
26.例如，在本公开一实施例提供的一种中介层制作方法中，所述后端器件还包括后端存储器件和后端计算器件。
附图说明
27.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
28.图1为本公开一实施例提供的一种中介层的平面示意图；
29.图2为本公开一实施例提供的另一种中介层的平面示意图；
30.图3为本公开一实施例提供的一种集成电路的示意图；以及
31.图4为本公开一实施例提供的一种中介层制作方法的示意图。
具体实施方式
32.为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
33.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
34.附图中各个部件或结构并非严格按照比例绘制，为了清楚起见，可能夸大或缩小各个部件或结构的尺寸，但是这些不应用于限制本公开的范围。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。
35.通常，中介层晶圆上的高密度互连线主要通过金属互连工艺与基板通孔技术(tsv)实现，制作中介层晶圆的材料包括单晶硅，碳化硅，锗硅等，其上可以制作一层有源器件，作为功能辅助。制作在衬底上的有源器件缺点有两个：(1)受衬底材料以及制作工艺的限制，无法多层堆叠，不利于对高密度互连线的控制；(2)由于tsv技术需要在衬底上制作通孔，制作通孔的位置无法再制作有源器件，因此有源器件的制作实际上降低了tsv的互连密度。
36.在通常半导体电路工艺中，将制作晶体管部分的工艺称为前端工艺，制作完成钝化开孔之后，进行金属互连的工艺称为后端工艺。
37.通常的半导体电路基于硅晶体管，其沟道材料(或有源层)使用单晶硅，单晶硅具有较高的迁移率，但是，其过高的生长温度限制了其在后端工艺中的应用。然而，后端晶体管技术可以借助于非单晶硅沟道(或有源层)，摆脱对硅材料的依赖，从而实现低温工艺，保
护其他已经制作的机构不受高温影响，并且具有较为自由的制作顺序。
38.后端晶体管工艺可以不受衬底材料的要求，例如，后端晶体管可以制作在钝化层上，因此并不会造成tsv互连线密度的下降；并可以对后端晶体管进行多层堆叠。由此，可以通过后端工艺实现各种结构，且不会影响tsv的互连功能。
39.除后端晶体管外，后端新型器件，例如阻变存储器(rram)，相变存储器(pcm)等，也具有工艺温度低，制作顺序自由的优势。同时，后端器件可以实现非易失存储功能。因此，基于后端工艺与后端新型器件在版的导体电路芯片外所做的存储单元结构，可以缓释半导体电路芯片上存储的压力，作为整体系统的多级缓存使用。后端工艺可以对存储器件进行多层堆叠，提高了单位面积上存储密度和传输带宽。同时，基于后端器件实现的存储阵列可以实现存算一体功能，为整体系统设计提供更加丰富的功能。
40.对此，本公开实施例提供一种中介层及其制作方法和集成电路。该中介层包括衬底基板、第一钝化层和后端器件。衬底基板设置有贯穿衬底基板的多个基板通孔；第一钝化层位于衬底基板上；后端器件位于第一钝化层远离衬底基板的一侧。后端器件包括有源层，有源层与衬底基板不同。由此，后端器件可以通过后端工艺在第一钝化层上堆叠，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
41.下面，结合附图对本公开实施例提供的中介层及其制作方法和集成电路进行详细的说明。
42.本公开一实施例提供一种中介层。图1为本公开一实施例提供的一种中介层的平面示意图。如图1所示，该中介层100包括衬底基板110、第一钝化层120和后端器件130。衬底基板110设置有贯穿衬底基板110的多个基板通孔111；第一钝化层120位于衬底基板110上；后端器件130位于第一钝化层120远离衬底基板110的一侧。后端器件130包括有源层130a，有源层130a与衬底基板110不同。需要说明的是，后端器件中的有源层为半导体层。
43.在本公开实施例提供的中介层中，后端器件的有源层和衬底基板不同，可采用形成温度较低(低于衬底基板的生长温度)的半导体材料作为后端器件的有源层，因此后端器件可以通过后端工艺在第一钝化层上堆叠，同时，由于后端器件形成在第一钝化层远离衬底基板的一侧，不直接设置在衬底基板上，因此，形成在第一钝化层上的后端器件不影响衬底基板的基板通孔的互连密度，从而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
44.例如，如图1所示，该中介层100包括两个第一钝化层120，沿垂直于衬底基板的第一方向x层叠设置，各第一钝化层120远离衬底基板110的一侧设置有后端器件130。例如，该中介层100还可以包括多个第一钝化层，沿垂直于衬底基板的第一方向x层叠设置，多个第一钝化层中的部分或者所有第一钝化层远离衬底基板110的一侧设置有后端器件130。也就是说，后端器件可以在中间层中不同的第一钝化层上堆叠，以实现复杂的功能。
45.在一些示例中，后端器件130可以包括后端晶体管131。由此，通过后端工艺可以实现后端晶体管在中介层上堆叠，以满足不同功能的电路的需求。
46.在一些示例中，后端器件130还可以包括后端存储器件132和后端计算器件133，由此可以实现存储功能和计算功能。例如，存储器可以是阻变存储器(rram)、相变存储器(pcm)。基于后端工艺及后端存储器件，可以通过中介层实现片外存储单元结构，缓解例如
半导体电路片上的存储压力。通过后端工艺对后端存储器件的堆叠，可以提高单位面积上的存储密度和传输带宽。例如，基于后端器件实现的存储阵列可以实现存算一体功能，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
47.在一些示例中，如图1所示，该中介层100还包括金属互连图案140。金属互连图案140位于第一钝化层120远离衬底基板110的一侧，第一钝化层120设置有贯穿第一钝化层120的第一钝化层通孔121，第一钝化层通孔121内设置有第一导电部122，金属互连图案140与第一导电部121相连。
48.在一些示例中，第一导电部122的材料包括但不限于铜、钨、氮化钛等。
49.在一些示例中，金属互连图案140的材料包括但不限于铜、铝、铜铝合金等。
50.在一些示例中，金属互连图案140的材料可以与第一导电部122的材料一样。此时，金属互连图案140可以和第一导电部122同步形成，节省制作流程。例如，可以采用材料铜制作金属互连图案和第一导电部。当然，金属互连图案140的材料也可以与第一导电部122的材料不一样。例如，采用材料钨制作第一导电部，然后采用铝制作金属互连层。
51.例如，上述的金属互连图案可为金属互连图案的材料经过一次图案化工艺之后所形成的图案结构。
52.在一些示例中，如图1所示，后端器件130与金属互连图案140和第一导电部121中的至少一个相连。例如，如图1所示，后端器件130可以与金属互连图案140相连；例如，后端器件130可以与第一导电部121相连；例如，后端器件130可以同时与金属互连图案140和第一导电部121相连。由此，后端器件可以通过金属互连图案或第一导电部121实现互连，为整体系统提供更加丰富的功能。
53.在一些示例中，如图1所示，基板通孔111内设置有第二导电部112，第二导电部112与第一导电部122相连。由此，位于第一钝化层上的后端器件或金属互连图案可以通过第一导电部与第二导电部相连，实现后端器件的金属互连功能。
54.在一些示例中，该中介层100还包括n个第一钝化层，沿第一方向x设置。各第一钝化层远离衬底基板的一侧设置有后端器件和金属互连图案中的至少一个，n为大于1的正整数。由此，通过n个钝化层，可以实现多个后端器件的叠加和互连，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
55.例如，如图1所示，该中介层100还包括一个第一钝化层120，沿第一方向x设置。该第一钝化层120远离衬底基板110的一侧设置有后端器件130和金属互连图案140。由此，通过该第一钝化层120，可以增加多个后端器件130的叠加和互连。当然该第一钝化层可以只设置后端器件130，也可以只设置金属互连图案140。例如，该中介层110还可以包括多个第一钝化层，沿第一方向x设置。各第一钝化层远离衬底基板110的一侧可以设置有后端器件，也可以设置有金属互连图案，或者同时设置有后端器件和金属互连图案，从而可以实现多个后端器件的叠加和互连，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
56.在一些示例中，该中介层100还包括有源器件150，位于衬底基板110靠近第一钝化层120的一侧。有源器件150与第一导电部112相连。由此有源器件150可以通过第一导电部112与第一钝化层120上的后端器件或金属互连图案相连，以满足电路的更多的功能需求。例如，有源器件150包括但不限于互补金属氧化物(cmos)器件。
57.在一些示例中，该中介层100还包括第二钝化层160和键合机构170。第二钝化层
160位于距离衬底基板110最远的第一钝化层120上且远离衬底基板110的一侧；第二钝化层160设置有贯穿第二钝化层160的第二钝化层通孔161，第二钝化层通孔161设置有第三导电部162，键合机构170与第三导电部162相连。由此，键合机构170可以通过第三导电部162与中介层的后端器件130金属互连，并通过键合工艺实现中介层与中介层、中介层与芯片、中介层与器件等的集成，然后对整体进行封装与再布线工艺，最后完成芯片的封装。
58.在一些示例中，第三导电部162的材料包括但不限于铜、钨、氮化钛等。
59.在一些示例中，键合机构170包括但不限于焊凸点(solder bump)，金属柱(metal pilliar)等结构。
60.在一些示例中，键合机构170靠近第二钝化层160一侧还可以包括黏附层171与防止扩散层172。由此，可以提高键合的成品率。
61.在一些示例中，衬底基板110的材料包括硅、碳化硅、锗硅、石英、锶钛氧、蓝宝石、金刚石中的至少一种，有源层的材料包括氧化物半导体或二维材料。例如，氧化物半导体包括但不限于氧化铟镓锌、氧化铟钨等。例如，二维材料可以是石墨烯、二硫化钼等。
62.在一些示例中，第一钝化层或第二钝化层的材料包括但不限于氧化硅、氮化硅等绝缘材料。
63.图2为本公开一实施例提供的一种中介层的平面示意图。如图2所示，基板通孔111可以通过减薄衬底基板110远离有源器件130的一侧，直至露出多个基板通孔111。该实施例除衬底基板110之外，其他和上述实施例一样，不再重复说明。
64.本公开一实施例提供一种集成电路。图3为本公开一实施例提供的一种集成电路的示意图。如图2所示，该集成电路200包括上述任一实施例提供的中介层100。由此，该集成电路200具有与中介层100的有益效果对应的有益效果。例如，该集成电路可以在不影响中介层互连密度的前提下，实现后端器件，例如后端晶体管、后端存储器件和后端计算器件等，在中介层上的堆叠，由此，为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
65.本公开一实施例提供一种中介层制作方法。图3为本公开一实施例提供的一种中介层制作方法的示意图。该中介层制作方法可应用于上述任一实施例提供的中介层。如图4所示，该中介层制作方法包括以下步骤：
66.s1：在衬底基板上形成第一钝化层；
67.s2：在第一钝化层远离衬底基板的一侧形成后端器件。
68.后端器件包括有源层，有源层与衬底基板不同，衬底基板设置有贯穿衬底基板的多个基板通孔。需要说明的是，后端器件中的有源层为半导体层。
69.在本公开实施例提供中介层制作方法中，后端器件的有源层和衬底基板不同，可采用形成温度较低(低于衬底基板的生长温度)的半导体材料作为后端器件的有源层，因此后端器件可以通过后端工艺在第一钝化层上堆叠，同时，由于后端器件形成在第一钝化层远离衬底基板的一侧，不直接设置在衬底基板上，因此，形成在第一钝化层上的后端器件不影响衬底基板的基板通孔密度，从而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
70.例如，可以在衬底基板上形成多个第一钝化层。多个第一钝化层沿垂直于衬底基板的第一方向x层叠设置，在各第一钝化层远离衬底基板的一侧形成后端器件。例如，多个
第一钝化层可以是两个或四个，当然也可以是其他数值。也就是说，后端器件可以在中间层中不同的第一钝化层上堆叠，以实现复杂的功能。
71.在一些示例中，后端器件可以包括后端晶体管。由此，通过后端工艺可以实现后端晶体管在中介层上堆叠，以满足不同功能的电路的需求。
72.在一些示例中，后端器件还可以包括后端存储器件和后端计算器件，由此可以实现存储功能和计算功能。例如，存储器可以是阻变存储器(rram)，相变存储器(pcm)。基于后端工艺及后端存储器件，可以通过中介层实现片外存储单元结构，缓解半导体电路片上的存储压力。通过后端工艺对后端存储器件的堆叠，可以提高单位面积上的存储密度和传输带宽。例如，基于后端器件实现的存储阵列可以实现存算一体功能，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
73.在一些示例中，该中介层制作方法还包括在第一钝化层形成贯穿第一钝化层的第一钝化层通孔；在第一钝化层远离衬底基板的一侧形成金属互连图案。第一钝化层通孔设置有第一导电部，金属互连图案与第一导电部相连。
74.在一些示例中，第一导电部的材料包括但不限于铜、钨、氮化钛等。
75.在一些示例中，金属互连图案的材料包括但不限于铜、铝、铜铝合金等。
76.在一些示例中，金属互连图案的材料可以与第一导电部的材料一样。此时，金属互连图案可以和第一导电部同步形成，节省制作流程。例如，可以采用材料铜制作金属互连图案和第一导电部。当然，金属互连图案的材料也可以与第一导电部的材料不一样。例如，采用材料钨制作第一导电部，然后采用铝制作金属互连层。
77.例如，金属互连图案可以经过一次图案化工艺形成。
78.在一些示例中，后端器件与金属互连图案和第一导电部中的至少一个相连。由此，可以通过金属互连图案或第一导电部实现后端器件的金属互连。
79.在一些示例中，该中介层制作方法还包括在多个基板通孔中形成第二导电部。第二导电部和第一导电部相连。由此，位于第一钝化层上的后端器件或金属互连图案可以通过第一导电部与第二导电部相连，实现后端器件的金属互连功能。
80.在一些示例中，在衬底基板上形成第一钝化层包括形成n个第一钝化层。n个第一钝化层沿第一方向设置，各第一钝化层远离衬底基板的一侧设置有后端器件和金属互连图案中的至少一个，n为大于1的正整数。由此，通过n个钝化层，可以实现多个后端器件的叠加和互连，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
81.例如，在衬底基板上形成第一钝化层包括形成两个第一钝化层。两个第一钝化层沿第一方向设置，两个第一钝化层远离衬底基板的一侧可以设置有后端器件，也可以设置有金属互连图案，或者同时设置后端器件和金属互连图案，从而可以实现多个后端器件的叠加和互连，为整体系统设计提供更加丰富的功能，并能降低生产制造成本。
82.在一些示例中，该中介层制作方法还包括在衬底基板靠近第一钝化层的一侧形成有源器件。有源器件与第一导电部相连。由此有源器件可以通过第一导电部与第一钝化层上的后端器件或金属互连图案相连，以满足电路的更多的功能需求。例如，有源器件包括但不限于cmos器件。
83.在一些示例中，该中介层制作方法还包括在距离衬底基板最远的第一钝化层上且远离衬底基板的一侧形成第二钝化层和键合机构。第二钝化层设置有贯穿第二钝化层的第
二钝化层通孔，第二钝化层通孔设置有第三导电部，键合机构与第三导电部相连。由此，键合机构可以通过第三导电部与中介层的后端器件金属互连，并通过键合工艺实现中介层与中介层、中介层与芯片、中介层与器件等的集成，然后对整体进行封装与再布线工艺，最后完成芯片的封装。
84.在一些示例中，第三导电部的材料包括但不限于铜、钨、氮化钛等。
85.在一些示例中，键合机构包括但不限于焊凸点(solder bump)，金属柱(metal pilliar)等结构。
86.在一些示例中，键合机构靠近第二钝化层一侧还可以包括黏附层与防止扩散层，由此，可以提高键合的成品率。
87.在一些示例中，衬底基板的材料包括硅、碳化硅、锗硅、石英、锶钛氧、蓝宝石、金刚石中的至少一种，有源层的材料包括氧化物半导体或二维材料。例如，氧化物半导体包括但不限于氧化铟镓锌、氧化铟钨等。例如，二维材料可以是石墨烯、二硫化钼等。
88.在一些示例中，第一钝化层或第二钝化层的材料包括但不限于氧化硅、氮化硅等绝缘材料。
89.本公开一实施例提供的另一种中介层制作方法。该中介层制作方法可应用于上述任一实施例提供的中介层。该中介层制作方法包括以下步骤：
90.s100：抛光并清洗衬底基板；
91.s101：在衬底基板上形成有源器件，在衬底基板上形成多个基板通孔；
92.s102：在衬底基板靠近有源器件的一侧形成第一钝化层；
93.s103：在第一钝化层上形成第一钝化层通孔，对第一钝化层通孔填充第一导电部；
94.s104：在第一钝化层远离衬底基板的一侧形成金属互连图案；
95.s105：在第一钝化层远离衬底基板的一侧形成后端器件；
96.s106：在距离衬底基板最远的第一钝化层上且远离衬底基板的一侧形成第二钝化层；
97.s107：在第二钝化层上形成第二钝化层通孔，对第二钝化层通孔填充第三导电部；
98.s108：在第二钝化层远离衬底基板的一侧形成键合机构；
99.例如，根据需求的不同，s102至s105可以重复多次。
100.例如，根据衬底基板的不同或者需求的不同，可以不用抛光衬底基板。
101.例如，根据需求的不同，可以不用在衬底基板上形成有源器件。
102.例如，在衬底基板上形成多个基板通孔可以通过减薄衬底基板远离有源器件的一侧，直至露出多个基板通孔。
103.例如，形成金属互连图案之前可以采用化学或机械工艺对第一钝化层进行抛光；
104.对于本公开，还有以下几点需要说明：
105.(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
106.(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
107.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种中介层，包括：衬底基板，设置有贯穿所述衬底基板的多个基板通孔；第一钝化层，位于所述衬底基板上；以及后端器件，位于所述第一钝化层远离所述衬底基板的一侧，其中，所述后端器件包括有源层，所述有源层与所述衬底基板不同。2.根据权利要求1所述的中介层，还包括：金属互连图案，位于所述第一钝化层远离所述衬底基板的一侧，其中，所述第一钝化层设置有贯穿所述第一钝化层的第一钝化层通孔，所述第一钝化层通孔内设置有第一导电部，所述金属互连图案与所述第一导电部相连。3.根据权利要求2所述的中介层，其中，所述金属互连图案的材料和第一导电部的材料相同。4.根据权利要求2所述的中介层，其中，所述后端器件与所述金属互连图案和所述第一导电部中的至少一个相连。5.根据权利要求4所述的中介层，其中，所述基板通孔内设置有第二导电部，所述第二导电部与所述第一导电部相连。6.根据权利要求2所述的中介层，还包括：n个所述第一钝化层，沿第一方向设置，其中，各所述第一钝化层远离所述衬底基板的一侧设置有所述后端器件和所述金属互连图案中的至少一个，n为大于1的正整数。7.根据权利要求2-6中任一项所述的中介层，还包括：有源器件，位于所述衬底基板靠近所述第一钝化层的一侧，其中，所述有源器件与所述第一导电部相连。8.根据权利要求1-6中任一项所述的中介层，还包括：第二钝化层，位于距离所述衬底基板最远的所述第一钝化层上且远离所述衬底基板的一侧；以及键合机构，其中，所述第二钝化层设置有贯穿所述第二钝化层的第二钝化层通孔，所述第二钝化层通孔设置有第三导电部，所述键合机构与所述第三导电部相连。9.根据权利要求1-6任一项所述的中介层，其中，所述后端器件包括后端晶体管。10.根据权利要求9所述的中介层，其中，所述后端器件还包括后端存储器件和后端计算器件。11.一种集成电路，包括根据权利要求1-10任一项所述的中介层。12.一种中介层制作方法，包括：在衬底基板上形成第一钝化层；以及在所述第一钝化层远离所述衬底基板的一侧形成后端器件，其中，所述后端器件包括有源层，所述有源层与所述衬底基板不同，所述衬底基板设置有贯穿所述衬底基板的多个基板通孔。

技术总结
一种中介层及其制作方法和集成电路。该中介层包括衬底基板、第一钝化层和后端器件。衬底基板设置有贯穿衬底基板的多个基板通孔；第一钝化层位于衬底基板上；后端器件位于第一钝化层远离衬底基板的一侧。后端器件包括有源层，有源层与衬底基板不同。由此，后端器件可以通过后端工艺在第一钝化层上堆叠，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。并能降低生产制造成本。并能降低生产制造成本。


技术研发人员：吴华强 杜宜威 高滨 唐建石 钱鹤
受保护的技术使用者：清华大学
技术研发日：2022.03.09
技术公布日：2023/9/20