逐次逼近寄存器模数转换器的制作方法

逐次逼近寄存器模数转换器


背景技术：

1.示例涉及模数转换器(adc)，并且更具体地涉及逐次逼近寄存器(sar)adc。
2.sar adc通过将输入与内部生成且变化的参考电压进行逐次比较来将模拟输入电压信号转换为数字输出值(有时称为代码)。在每次逐次比较时调整参考电压以使其朝向模拟输入电压信号的值收敛，而每次这样的调整和比较确定了sar adc的输出代码的相应位。进一步，由于输入电压与参考电压之间的差值如此收敛，在每次逐次比较时参考电压的变化都较小，并且因此较小的参考电压和差值更容易产生误差。
3.sar adc可以体现为集成电路(ic)或其一部分。因此，ic设计将考虑sar adc的因子，如器件所用面积和功率。进一步，随着sar adc的发展，例如其以更高的速度和更多的输出位数操作，附加的设计考虑因素将涉及输出准确度。例如，噪声会影响sar adc的输入信号、其处理输入信号的部件、以及对输入信号与参考电压之间的收敛差值的正确评估。因此，可以在噪声可能导致比器件的最低有效位(lsb)分辨率更大的信号状态变化、从而可能在输出中产生误差或限制输出代码分辨率的程度上考虑噪声影响。
4.虽然前述考虑因素常用于大多数sar adc，但不同的设计者可可能优先考虑不同的设计考虑因素，例如考虑不同的噪声源和设计以减轻噪声影响。因此，本文档中提供了可以在各种这样的噪声考虑因素以及其他概念上做出改进的示例，如下文进一步描述的。


技术实现要素：

5.一种逐次逼近模数转换器包括输入端，该输入端用于接收输入模拟电压。该转换器进一步包括：采样阶段电路系统，该采样阶段电路系统包括放大器并用于为该放大器提供第一组电气属性，并且用于在采样阶段中对该输入模拟电压进行采样；以及转换阶段电路系统，该转换阶段电路系统包括该放大器并用于为该放大器提供第二组电气属性，并且用于在转换阶段中将该输入模拟电压的采样相对于参考电压的比较结果转换为数字值，该第二组电气属性不同于该第一组电气属性。
6.还描述和要求了其他方面。
附图说明
7.图1图示了示例实施例sar adc的示意图。
8.图2图示了图1的sar adc的示意图，其中示出了图1的比较器的附加细节。
9.图3图示了图2的sar adc 100的示意图，其中三个开关被定位以在采样阶段中操作。
10.图4图示了图2的sar adc 100的示意图，其中三个开关被定位以在转换阶段中操作。
11.图5更详细地图示了sar adc放大器202的示意图，其详述了将放大器的电气属性选择性地调整为在采样阶段期间相对于在转换阶段期间不同。
具体实施方式
12.图1图示了示例实施例sar adc 100的示意图。sar adc在输入节点102处接收模拟输入电压vin，并且最终在n位寄存器104中产生与vin的幅值相对应的代码。具体地，vin连接到输入节点102，该输入节点是输入开关106的两个开关掷点中的第一掷点。输入开关106具有一个极点，该极点连接到采样电容器108的第一极板，并且输入开关106具有第二掷点，该第二掷点连接到数模转换器(dac)112的输出节点110。采样电容器108的第二极板连接到第一偏置开关114的掷点，并且第一偏置开关114的掷点被连接以通过第一偏置开关114接收偏置电压vbias。第一偏置开关114的掷点还作为输入端连接到比较器116。比较器116的输出端连接到寄存器104。一旦sar adc 100完成对vin的转换，寄存器104的第一输出端118就提供代码输出，并且寄存器104的第二输出端120在代码输出被完全确定时将其提供到dac 112的输入端。注意，采样电容器108的电容可以被实施为与dac 112相同的电容器或(多个)电容元件的一部分，尽管为了简化起见，在本文档中它们被示出为分离的结构。进一步注意到，所示的开关(包括输入开关106和第一偏置开关114)是可以使用比如晶体管等各种电路元件实施的功能表示。
13.sar adc 100的一般操作如下，并且附加的结构和操作细节将在稍后提供。sar adc 100在第一阶段对vin进行采样，然后在第二阶段中通过迭代地将经采样的vin与由dac 112提供的不同的内部生成参考电压进行比较来执行转换。采样阶段与迭代转换阶段之间的转变将部分地由输入开关106和第一偏置开关114执行，如稍后将描述的。进一步，通过将自动归零(az)采样阶段噪声抑制(azspns)方面实施到采样阶段中来改进sar adc 100的整体操作，azspns在图1中大致示出为到比较器116的控制输入，并且稍后也将进行描述。采样阶段和一个或多个迭代转换阶段一起确定存储在n位寄存器104中的连续位，其中，所有迭代的完成使寄存器104中的总数为n的位完整成为输出端118的代码。例如，在采样阶段中对vin进行采样，然后在转换阶段的第一次迭代中，由比较器116将经采样的vin与模拟参考电压varef进行比较，其中，varef由dac 112响应于当时存在于寄存器104中的代码而输出。例如，在转换阶段的第一次迭代中，寄存器104中的n位值的最高有效位(msb)被设置为高，而寄存器104中的所有更低有效位都为低。因此，在该转换阶段的第一次迭代中，sar adc 100将vin和与n位寄存器104中的msb为高的值相对应的电压varef进行比较。如果vin在该比较中更大，则msb被保持(或被覆写)为高，并且为转换阶段的下一次迭代对下一更低的有效位进行设置。如果vin在该比较中更小，则msb被归零，并且为转换阶段的下一次迭代对下一更低的有效位进行设置。在每次逐次迭代中重复以上过程，直到n位寄存器104中的所有n位都已经被设置以建立对应的varef，如已经描述的，该varef被与vin进行比较。在所有迭代完成后，n位寄存器104中的n位值作为代码输出并且表示vin的幅值。
14.图2图示了sar adc 100的示意图，其中示出了比较器116的附加细节。比较器116包括放大级200，该放大级被通过示例的方式示出为包括单个放大器202。放大器202被示出为接收azspns，因为放大器202的电气属性被选择性地调整(如稍后将描述的)为例如在采样阶段期间相比于在转换阶段期间不同，其中，调整进一步提高了sar adc 100的az性能。放大器202的输入端连接到第一偏置开关114的掷点，并且放大器202的输出端连接到az电容器204的第一极板。az电容器204的第二极板连接到az开关206的掷点。az开关206在采样阶段中自动归零期间在azspns箭头所示的方向上枢转。az开关206的极点连接到vbias。az
开关206的掷点还作为输入端连接到锁存器208。锁存器208的输出端是比较器116的输出端，并且如稍早介绍的，该输出端连接到n位寄存器104。锁存器208可以作为阈值检测器操作，使得如果其输入低于阈值，则锁存器输出为逻辑低，或者如果其输入高于该阈值，则锁存器输出为逻辑高。可替代地，放大器202可以由级联连接的多个电容耦合级组成，每个级在其输入端处具有az开关。这些级联的级中的最后一级的耦合电容器连接到锁存器208的输入端。
15.图3图示了图2的sar adc 100的示意图，其中三个开关被定位以在采样阶段中操作。在采样阶段中，两个不同的电压被采样并存储在相应的电容器上。具体地，输入开关106将vin连接到采样电容器108的第一极板，而第一偏置开关114将vbias连接到放大器202(或倍增放大器，如果适用的话)，并且还连接到采样电容器108的第二极板，从而为该电容器极板提供低阻抗。这样，vbias服务于双重目的，即，偏置放大器202和为电容器108提供低阻抗。因此，vin被采样到采样电容器108。在采样阶段期间，还使azspns有效以定位(闭合)az开关206并控制放大器202，该控制将在采样阶段期间选择性地调整电气属性以进一步提高噪声抗扰度，如稍后将描述的。具体地，在采样阶段期间，azspns控制的放大器202向az电容器204的第一极板输出az电压vaz，使得在az开关206闭合并由此将vbias的低阻抗连接到该电容器的第二极板的情况下，vaz被采样到该az电容器204。闭合的az开关206还将vbias连接到锁存器208的输入端来偏置锁存器208的输入，从而在转换阶段期间正确地操作。借助于放大器202的输入端在采样阶段期间连接到恒定电压vbias的事实，vaz表示放大器202的偏移加噪声。
16.图4图示了图2的sar adc 100的示意图，其中三个开关被定位成与图3中的情况相反，使得在图4中，sar adc 100在转换阶段中迭代地操作。在转换阶段中，输入开关106将dac 112的模拟参考电压varef连接到来自紧接在前的采样阶段的已经在采样电容器108上的经采样的电压vin。因此，将这两个电压的差值varef-vin输入到比较器116并从而输入到其放大器202。回顾上文，在转换阶段的第一次迭代中，varef大约是dac 112的电压容量的一半，则由varef-vin提供的差值实质上是这两个电压的比较结果，由此，如果差值为正，则varef大于vin，并且如果差值为负，则vin大于varef。同时，使azspns无效，从而选择性地调整放大器202的转换阶段电气属性，以使其与在采样阶段的电气属性不同。因此，放大器202在转换阶段的电气属性下操作，以输出电压g(vin-vref)，其中，g是放大器202的增益，并且(vin-vref)是到放大器202的输入电压。输出电压g(vin-vref)被耦合到az电容器204，回顾一下，在先前的采样阶段中该电容器存储az电压vaz。因此，在转换阶段中，从g(vin-vref)中减去vaz，从而实质上使放大器202的偏移和噪声在另外的情况下会对sar adc 100的操作产生的影响归零。进一步，将来自az电容器204的差分电压(g(vin-vref)-vaz)连接到锁存器208的输入端。锁存器208基于(g(vin-vref)-vaz)是否超过锁存器208的阈值极限来输出逻辑低或逻辑高，并且该逻辑值被写入n位寄存器104中对于转换阶段的当前迭代原本为高电平的位位置(bit position)。
17.重复先前对sar adc 100的转换阶段的第一次迭代的描述，使得总共发生n次转换阶段迭代，每次迭代与n位寄存器104的n个位中的相应位相对应。因此，在第一次迭代之后，发生了n-1次逐次迭代，其中，每次迭代针对n位寄存器104中的下一更低有效位，并且直到寄存器104中的所有n个位都已经通过转换阶段的相应迭代进行了处理为止。在这些操作完
成之后，n位寄存器104中的n个位呈现vin的数值逼近，并且作为代码被提供到输出端118。
18.图5更详细地图示了放大器202(图2至图4)的示意图，进一步详述了用于将放大器202的电气属性选择性地调整为在采样阶段期间相对于在转换阶段期间不同的结构和其操作方法的示例实施例。参考前几幅图，图5在放大器202之外还包括第一偏置开关114和az电容器204。第一偏置开关114的掷点连接到放大器202的输入端202in。输入端202in连接到跨导器500的输入端，该跨导器结合电阻器504提供稍早介绍的增益g。跨导器500的输出端连接到节点502。节点502通过电阻器504连接到接地。节点502还连接到噪声抑制开关506的极点。在采样阶段自动归零期间，噪声抑制开关506在azspns有效时闭合(并且在azspns无效时断开)。噪声抑制开关506的掷点通过电容器508连接到地。节点502还连接到零一缓冲器510的输入端，并且零一缓冲器510的输出端提供放大器202的输出。
19.稍早已经总体上描述了图5的放大器202的操作，现在将进行有关在采样阶段期间相对于在转换阶段期间对放大器电气属性进行的选择性调整的附加描述。
20.在采样阶段期间，回顾一下，az是同时实施的，并且azspns有效。因此，在图5中，在采样阶段期间，电容器508通过噪声抑制开关506连接到节点502(例如，该电容器连接在放大器输出端中并且与电阻器504并联连接到地)。在电阻器504和电容器508均连接到跨导器500的输出端的情况下，放大器202的电气属性被选择性地调整，即，放大器202的3db截止转折被降低。因此，与节点502不以这种方式电容耦合到地的实例相比，较低的3db截止转折减小了放大器带宽(排除了较高的频率)。相关地，如本领域中已知的，放大器的跨导(例如，跨导500)提供热噪声。然而，在所示的实施例中，这里通过在采样阶段az操作期间包括电容器508的电容提供了采样阶段选择性减小的带宽，从而滤除了放大器热噪声的较高频部分。这进而减少了在另外的情况下将出现在vaz(参见图3和图4)中的热噪声能量的量。因此，在图5切入电容的情况下，vaz被生成为并且表示经过热噪声抑制的az电压，该电压由缓冲器510缓冲，然后如图2所示地存储到az电容器204。
21.如上所述，在采样阶段之后进行了n次转换阶段迭代。在转换阶段迭代中，回顾一下，azspns无效，因此在图5中，噪声抑制开关506断开并且电容器508与节点502断开连接，从而增大了放大器202的带宽并且还允许转换阶段迭代以一定速度发生，该速度并不会如在该阶段期间电容器508是放大输出端的一部分的情况一样发生降低。因此，转换阶段如稍早所描述地继续进行，改进之处在于，由存储在az电容器204上的电压vaz提供的az功能将更顺利地偏移放大器202的输出，这是由于在紧接在前的采样阶段期间对减小的带宽进行了噪声抑制。更具体地，传统的az针对dc或相对低频的噪声(例如，10hz或更低的噪声，有时称为闪烁噪声)，该噪声在与可能处于数百khz到几mhz的数量级的sar adc采样率相比相对较长的时间段内相对恒定。因此，这种传统的az方法可能会将这种噪声存储到偏移电容器，然后在后续阶段中进行自动归零。然而，在较长噪声持续时间同时，可能会自热噪声出现较高频的噪声，并且存储传统az偏移的长持续时间段可能会或将包括该较高频的噪声，鉴于热噪声与dc和闪烁噪声相比的相对高频的性质，该热噪声确实可能从一个阶段到另一阶段完全不一致。换句话说，采样期间的较高频热噪声不一定与转换期间的相同噪声及其偏移相关。因此，示例实施例通过在az期间选择性地调整放大级200的电气属性来减少在az期间的高频噪声存储，从而在sar adc 100切换到转换阶段时提高其信噪比(snr)。因此，器件操作(比如数据转换的准确度)得到改善。
22.根据上文，示例包括通过在不同的adc阶段操作期间选择性地调整adc的电气属性来提高性能的adc，比如sar adc。所执行的调整令人期望地减少了在采样阶段期间作为az偏移电压的一部分的较高频噪声的可能存储。进一步，在示例实施例中，经过选择性调整的电气属性包括改变放大级带宽以使其在adc采样阶段相对于在其转换阶段不同。进一步，经过选择性调整的带宽可以通过以下方式来实现：改变放大信号路径电容以使其在采样阶段与在转换阶段不同，例如在采样阶段和转换阶段中分别将电容器切入和切出放大器输出信号路径。更进一步，在示例实施例中，如果放大级包括多个放大器，则在级联的放大器中的第一个放大器中实施改变的电容，因为如果通过多个放大器级联，则第一个放大器的增益是最具影响力的。进一步，虽然示出并描述了上述属性，但是还可以设想包括尺寸在内的各种参数的改变，前述内容仅提供了一些示例，其他示例可由本领域技术人员根据本文的教导来确定。因此，在权利要求的范围内，对所描述的实施例进行附加修改是可能的，并且其他实施例也是可能的。

技术特征：
1.一种电路，包括：输入端，所述输入端被配置成接收输入模拟电压；第一开关，所述第一开关包括：第一输入端，所述第一输入端耦合到所述电路的输入端；第二输入端，所述第二输入端被耦合以接收参考电压；以及输出端；第一电容器，所述第一电容器耦合到所述第一开关的输出端；以及比较器，所述比较器包括：放大器，所述放大器包括：跨导器，所述跨导器耦合到所述第一电容器；缓冲器，所述缓冲器耦合到所述跨导器；第二电容器；以及第二开关，所述第二开关耦合在所述第二电容器与所述缓冲器之间；第三电容器，所述第三电容器耦合到所述放大器；以及锁存器，所述锁存器耦合到所述第三电容器。2.根据权利要求1所述的电路，其中，所述比较器包括第三开关，所述第三开关包括：输入端，所述输入端被耦合以接收偏置电压；以及输出端，所述输出端耦合到所述锁存器。3.根据权利要求2所述的电路，其中，所述第二开关和所述第三开关被耦合以由自动归零信号控制。4.根据权利要求1所述的电路，进一步包括数模转换器，所述数模转换器耦合到所述第一开关的第二输入端以提供所述参考电压。5.一种逐次逼近模数转换器，包括：输入端，所述输入端用于接收输入模拟电压；采样阶段电路系统，所述采样阶段电路系统包括放大器并用于为所述放大器提供第一组电气属性，并且用于在采样阶段中对所述输入模拟电压进行采样；以及转换阶段电路系统，所述转换阶段电路系统包括所述放大器并用于为所述放大器提供第二组电气属性，并且用于在转换阶段中将所述输入模拟电压的采样相对于参考电压的比较结果转换为数字值，所述第二组电气属性不同于所述第一组电气属性。6.根据权利要求5所述的逐次逼近模数转换器，其中，所述转换阶段电路系统用于在所述转换阶段中迭代地将所述输入模拟电压的采样相对于相应迭代参考电压的比较结果转换为数字值。7.根据权利要求5所述的逐次逼近模数转换器：其中，所述采样阶段电路系统用于为所述放大器的输出端提供所述第一组电气属性；并且其中，所述采样阶段电路系统用于为所述放大器的输出端提供所述第二组电气属性。8.根据权利要求7所述的逐次逼近模数转换器，其中，所述第一组电气属性和所述第二组电气属性包括频率带宽。9.根据权利要求7所述的逐次逼近模数转换器：
其中，所述第一组电气属性包括第一频率带宽；并且其中，所述第二组电气属性包括大于所述第一频率带宽的第二频率带宽。10.根据权利要求5所述的逐次逼近模数转换器：其中，所述第一组电气属性包括具有第一上限转折频率的第一频率带宽；并且其中，所述第二组电气属性包括具有第二上限转折频率的第二频率带宽，所述第二上限转折频率大于所述第一上限转折频率。11.根据权利要求5所述的逐次逼近模数转换器，其中，所述第一组电气属性和所述第二组电气属性包括频率带宽。12.根据权利要求5所述的逐次逼近模数转换器：其中，所述第一组电气属性包括第一频率带宽；并且其中，所述第二组电气属性包括大于所述第一频率带宽的第二频率带宽。13.根据权利要求5所述的逐次逼近模数转换器：其中，所述采样阶段电路系统包括用于在所述采样阶段中切换在所述放大器的输出端与固定电势之间的电容的电路系统；并且其中，用于切换的所述电路系统进一步用于在所述转换阶段中使所述放大器的输出端与所述固定电势之间的电容断开连接。14.根据权利要求5所述的逐次逼近模数转换器，其中，所述放大器包括多个放大器的级联中的第一个放大器。15.根据权利要求5所述的逐次逼近模数转换器，进一步包括数模转换器，所述数模转换器用于输出所述参考电压。16.根据权利要求15所述的逐次逼近模数转换器，进一步包括n位寄存器，所述寄存器用于向所述数模转换器提供数字值以输出所述参考电压；并且其中，所述转换阶段电路系统用于在所述转换阶段中以一定的迭代次数执行如下的转换，每次迭代将所述输入模拟电压的采样相对于相应迭代参考电压的比较结果转换为数字值；并且其中，所述迭代次数等于n。17.根据权利要求5所述的逐次逼近模数转换器，其中，所述第一组电气属性在所述放大器中提供的热噪声相对于所述第二组电气属性在所述放大器中的热噪声来说减少。18.一种从输入模拟电压逐次逼近数字代码的方法，包括：在采样阶段中利用具有第一组电气属性的放大器对所述输入模拟电压进行采样；以及在转换阶段中将所述输入模拟电压的采样相对于参考电压的比较结果转换为数字值，同时为所述放大器提供第二组电气属性，所述第二组电气属性不同于所述第一组电气属性。19.根据权利要求18所述的方法：其中，所述第一组电气属性包括第一频率带宽；并且其中，所述第二组电气属性包括大于所述第一频率带宽的第二频率带宽。20.根据权利要求18所述的方法：其中，所述第一组电气属性包括具有第一上限转折频率的第一频率带宽；并且其中，所述第二组电气属性包括具有第二上限转折频率的第二频率带宽，所述第二上
限转折频率大于所述第一上限转折频率。

技术总结
一种逐次逼近模数(100)具有：输入端(102)，该输入端用于接收输入模拟电压；以及放大器(202)，该放大器在采样阶段中具有第一组电气属性，并且在转换阶段中具有第二组电气属性，该第二组电气属性不同于该第一组电气属性。性。性。


技术研发人员：克里希纳斯瓦米
受保护的技术使用者：德州仪器公司
技术研发日：2021.12.30
技术公布日：2023/8/31