HEMT外延片及其制备方法、HEMT与流程

hemt外延片及其制备方法、hemt
技术领域
1.本发明涉及光电技术领域，尤其涉及一种hemt外延片及其制备方法、hemt。


背景技术：

2.随着半导体产业的不断升级发展，传统的si基功率半导体器件已进入性能瓶颈期。以氮化镓(gan)为代表的第三代宽禁带氮化物半导体材料性能为微波功率半导体器件提供了坚实的基础，使得氮化镓基材料与hemt器件在高功率和高频率应用方面具有卓越的优势，迅速成为国际研究的热点。基于第三代半导体材料的电子器件将广泛应用于激光雷达、5g通信、新能源汽车、数据中心等场景。制作高质量、低温低电阻率欧姆接触是gan基器件的关键技术之一。
3.基于algan/gan异质结的高电子迁移率晶体管(high electron mobility transistor，hemt)具有低导通电阻、高击穿电压、高开关频率等优势，因此能够在各类电力转换系统中作为核心器件使用，在节能减耗方面有重要的应用前景。高漏电电流、低击穿电压仍是其最大的短板。目前提高硅基hemt器件性能的方法主要是增加衬底上gan缓冲层的厚度，然而这种方法难以控制，良品率低且成本高。而且，并不完全绝缘的硅衬底会提供电子给缓冲层，衬底电子进入缓冲层增加了缓冲层漏电电流，从而造成硅基hemt器件缓冲层高漏电电流，进而容易发生击穿，造成器件损坏。


技术实现要素：

4.本发明所要解决的技术问题在于，提供一种hemt外延片，其能限制外延层与衬底形成电子移动通道，具有更好的晶格质量，并降低静电击穿风险。
5.本发明所要解决的技术问题还在于，提供一种hemt外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的hemt外延片。
6.为了解决上述技术问题，本发明提供了一种hemt外延片，包括衬底及依次层叠于所述衬底上的静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和gan帽层；
7.所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，其中，a包括c、o和al中的一种或多种组合；所述金属层中的金属包括al、mo、ge和sc中的一种或多种组合。
8.在一种实施方式中，所述金属层中的金属包括al、mo、ge和sc中的一种或多种组合；
9.所述金属层的厚度为5nm～10nm。
10.在一种实施方式中，所述mg掺杂的aln层的mg掺杂浓度为1
×
10
18
atoms/cm3～3
×
10
20
atoms/cm3；
11.所述mg掺杂的aln层的厚度为100nm～500nm。
12.在一种实施方式中，所述si掺杂的gan/si3n4超晶格层的si掺杂浓度为1
×
10
14
atoms/cm3～3
×
10
15
atoms/cm3；
13.在一种实施方式中，所述si掺杂的gan/si3n4超晶格层包括交替层叠的gan层和si3n4层，交替层叠的周期数为3～4；
14.所述gan层的厚度为10nm～20nm；
15.所述si3n4层的厚度为10nm～20nm。
16.在一种实施方式中，所述a掺杂的bn层的a掺杂浓度为1
×
10
16
atoms/cm3～3
×
10
18
atoms/cm3。
17.所述a掺杂的bn层的厚度为30nm～100nm。
18.在一种实施方式中，所述mg掺杂的aln层的生长温度为650℃～900℃；
19.所述si掺杂的gan/si3n4超晶格层的生长温度为1020℃～1120℃；
20.所述a掺杂的bn层的生长温度为950℃～1010℃。
21.在一种实施方式中，所述mg掺杂的aln层的生长压力为260torr～500torr；
22.所述si掺杂的gan/si3n4超晶格层的生长压力为100torr～200torr；
23.所述a掺杂的bn层的生长压力为50torr～200torr。
24.为解决上述问题，本发明提供了一种hemt外延片的制备方法，包括以下步骤：
25.s1、准备衬底；
26.s2、在所述衬底上依次沉积静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和gan帽层；
27.所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，其中，a包括c、o和al中的一种或多种组合；所述金属层中的金属包括al、mo、ge和sc中的一种或多种组合。
28.相应地，本发明还提供了一种hemt，所述hemt包括上述的hemt外延片。
29.实施本发明，具有如下有益效果：
30.本发明提供的hemt外延片，其在衬底和缓冲层之间插入特定结构的静电保护层，所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层。
31.所述金属层能够减少晶格失配，并降低与si衬底的热失配，减少裂纹，提高成品率和减少电子移动通道。所述mg掺杂的aln层与si掺杂的gan/si3n4超晶格层接触形成pn结，可以通过改变电场分布，阻止硅衬底与所述si掺杂的gan/si3n4超晶格层形成反型电子层，从而阻止硅衬底的电子进入外延层，减少静电击穿的风险，进而器件不易发生击穿和损坏。此外，所述a掺杂的bn层能够降低禁带宽度结构，减少硅衬底电子移动速度，同时bn层的b原子体积较小，能够插入或填充位错造成的空白位置，b原子也起到一定的定位作用，避免位错继续延伸，减少了漏电通道。在所述静电保护层的上述四个子层的共同作用下，最终实现了限制外延层与衬底形成电子移动通道，得到更好的晶格质量，并降低静电击穿风险。
附图说明
32.图1为本发明提供的hemt外延片的结构示意图；
33.图2为本发明提供的hemt外延片的制备方法的流程图；
34.图3为本发明提供的hemt外延片的制备方法的步骤s2的流程图。
具体实施方式
35.为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
36.除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
37.本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
38.本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
39.本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
40.为解决上述问题，本发明提供了一种hemt外延片，如图1所示，包括衬底1及依次层叠于所述衬底上1的静电保护层2、缓冲层3、高阻层4、沟道层5、势垒层6、耗尽层7和gan帽层8；
41.所述静电保护层2包括依次层叠在所述衬底1上的金属层21和mg掺杂的aln层22，si掺杂的gan/si3n4超晶格层23和a掺杂的bn层24，其中，a包括c、o和al中的一种或多种组合；所述金属层21中的金属包括al、mo、ge和sc中的一种或多种组合。
42.本发明提供的hemt外延片，其在衬底和缓冲层之间插入特定结构的静电保护层，下文对所述静电保护层的具体结构进行进一步描述。
43.所述金属层21中的金属包括al、mo、ge和sc中的一种或多种组合；即所述金属层21可以是al层、mo层、ge层或sc层，也可以是al和mo的混合层、al层和ge的混合层或al、mo和sc的混合层，此处不再列举。在一种实施方式中，所述金属层21的厚度为5nm～10nm；所述金属层21的示例性厚度为6nm、7nm、8nm、9nm，但不限于此。所述金属层21中的金属晶格失配小于si衬底，可以减少晶格失配，并降低与si衬底的热失配，减少裂纹，提高成品率和减少电子移动通道。
44.在一种实施方式中，所述mg掺杂的aln层22的mg掺杂浓度为1
×
10
18
atoms/cm3～3
×
10
20
atoms/cm3；优选地，所述mg掺杂的aln层22的mg掺杂浓度为1
×
10
19
atoms/cm3～1
×
10
20
atoms/cm3。在一种实施方式中，所述mg掺杂的aln层22的厚度为100nm～500nm。所述mg掺杂的aln层22的示例性厚度为200nm、300nm、400nm、450nm，但不限于此。所述mg掺杂的aln层22与后续的所述si掺杂的gan/si3n4超晶格层23接触形成pn结，通过改变电场分布，阻止硅衬底与所述si掺杂的gan/si3n4超晶格层23形成反型电子层，从而阻止硅衬底的电子进入外延层，减少静电击穿的风险，进而器件不易发生击穿和损坏。
45.在一种实施方式中，所述si掺杂的gan/si3n4超晶格层23的si掺杂浓度为1
×
10
14
atoms/cm3～3
×
10
15
atoms/cm3；优选地，所述si掺杂的gan/si3n4超晶格层23的si掺杂浓度为5
×
10
14
atoms/cm3～2
×
10
15
atoms/cm3；在一种实施方式中，所述si掺杂的gan/si3n4超晶格层23包括交替层叠的gan层和si3n4层，交替层叠的周期数为3～4；所述gan层的厚度为10nm～20nm；所述si3n4层的厚度为10nm～20nm。所述gan层的示例性厚度为12nm、14nm、16nm、18nm，但不限于此。所述si3n4层的示例性厚度为12nm、14nm、16nm、18nm，但不限于此。所述si掺杂的gan/si3n4超晶格层23与所述mg掺杂的aln层22接触形成pn结，通过改变电场分布，阻止硅衬底与所述si掺杂的gan/si3n4超晶格层23形成反型电子层，从而阻止硅衬底的电子进入外延层，减少静电击穿的风险，进而器件不易发生击穿和损坏。进一步地，所述
si掺杂的gan/si3n4超晶格层23的单层厚度较薄，可以不断的扭曲界面所产生的位错，从而减少电子移动通道，降低静电击穿的风险。
46.在一种实施方式中，所述a掺杂的bn层24的a掺杂浓度为1
×
10
16
atoms/cm3～3
×
10
18
atoms/cm3；优选地，所述a掺杂的bn层24的a掺杂浓度为1
×
10
17
atoms/cm3～1
×
10
18
atoms/cm3。在一种实施方式中，所述a掺杂的bn层24的厚度为30nm～100nm。所述a掺杂的bn层24的示例性厚度为40nm、50nm、60nm、70nm、80nm、90nm，但不限于此。所述a掺杂的bn层24能够降低禁带宽度结构，减少硅衬底电子移动速度，同时bn层的b原子体积较小，能够插入或填充位错造成的空白位置，b原子也起到一定的定位作用，避免位错继续延伸，减少了漏电通道。
47.综上，在所述静电保护层的上述四个子层的共同作用下，最终实现了限制外延层与衬底形成电子移动通道，得到更好的晶格质量，并降低静电击穿风险。
48.相应地，本发明提供了一种hemt外延片的制备方法，如图2所示，包括以下步骤：
49.s1、准备衬底1；
50.在一种实施方式中，所述衬底可选用蓝宝石衬底、sio2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种；优选地，选用蓝宝石衬底。蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
51.s2、在所述衬底1上依次沉积静电保护层2、缓冲层3、高阻层4、沟道层5、势垒层6、耗尽层7和gan帽层8。
52.如图3所示，步骤s2包括以下步骤：
53.s21、在衬底1上沉积静电保护层2。
54.在一种实施方式中，采用磁控溅射生长所述金属层；溅射功率为2kw～5kw，溅射温度为300℃～850℃，溅射压力为1torr～50torr。
55.在一种实施方式中，所述mg掺杂的aln层的生长温度为650℃～900℃；所述si掺杂的gan/si3n4超晶格层的生长温度为1020℃～1120℃；所述a掺杂的bn层的生长温度为950℃～1010℃；
56.所述mg掺杂的aln层的生长压力为260torr～500torr；所述si掺杂的gan/si3n4超晶格层的生长压力为100torr～200torr；所述a掺杂的bn层的生长压力为50torr～200torr。
57.所述mg掺杂的aln层的生长温度小于所述si掺杂的gan/si3n4超晶格层的生长温度，所述mg掺杂的aln层的生长压力大于所述si掺杂的gan/si3n4超晶格层的生长压力，起到了提高静电保护层的结晶质量，降低位错的产生，改变位错延伸方向，使之相交发生湮灭，减少漏电通道。
58.s22、在静电保护层2上沉积缓冲层3。
59.在一种实施方式中，在h2/n2状态下，控制生长温度在550℃～800℃，生长压力在260torr～500torr，通入tmga、sin4和nh3，沉积gan层缓冲层，其厚度为100nm～500nm。
60.优选地，在h2/n2状态下，控制生长温度在750℃，生长压力在300torr，通入tmga、sin4和nh3，沉积gan层缓冲层，其厚度为300nm。
61.s23、在缓冲层3上沉积高阻层4。
62.在一种实施方式中，控制生长温度在1000℃～1020℃，反应腔压力维持50torr～200torr，通入nh3、tmga和乙烯，生长厚度为2μm～3μm的掺碳高阻gan层，碳掺杂浓度为5
×
10
18
atoms/cm3～1
×
10
19
atoms/cm3。
63.优选地，控制生长温度在1010℃，反应腔压力维持150torr，通入nh3、tmga和乙烯，生长厚度为2.5μm的掺碳高阻gan层，碳掺杂浓度为5
×
10
18
atoms/cm3。
64.s24、在高阻层4上沉积沟道层5。
65.在一种实施方式中，控制生长温度在1030℃～1080℃，反应腔压力维持100torr～300torr，通入nh3、tmga，生长厚度为200nm～500nm的gan沟道层。
66.优选地，控制生长温度在1050℃，反应腔压力维持200torr，通入nh3、tmga，生长厚度为350nm的gan沟道层。
67.s25、在沟道层5上沉积势垒层6。
68.在一种实施方式中，控制生长温度在1030℃～1080℃，反应腔压力维持在50torr～200torr，通入nh3、tmga、tmal，生长厚度为20nm～30nm的alyga
1 y
n势垒层，y为0.15～0.30。
69.优选地，控制生长温度在1050℃，反应腔压力维持在150torr，通入nh3、tmga、tmal，生长厚度为25nm的alyga
1 y
n势垒层，y为0.25。
70.s26、在势垒层6上沉积耗尽层7。
71.在一种实施方式中，通入tmga、nh3，n2和o2为生长气氛，gaon层，生长温度为230℃～320℃，生长压力为50torr～200torr，v/iii比为500～1000，控制耗尽层的厚度在30nm～100nm。
72.优选地，通入tmga、nh3，n2和o2为生长气氛，gaon层，生长温度为260℃，生长压力为100torr，v/iii比为800，控制耗尽层的厚度在50nm。
73.s27、在耗尽层7上沉积gan帽层8。
74.在一种实施方式中，控制反应腔温度在1030℃～1080℃，反应腔压力维持在50torr～200torr，通入nh3、tmga，生长厚度为2nm～5nm的gan帽层。
75.优选地，控制反应腔温度在1060℃，反应腔压力维持在150torr，通入nh3、tmga，生长厚度为5nm的gan帽层。
76.相应地，本发明还提供了一种hemt，所述hemt包括上述的hemt外延片。所述hemt的光电效率得到有效提升，且其他项电学性能良好。
77.下面以具体实施例进一步说明本发明：
78.实施例1
79.本实施例提供一种hemt外延片，包括衬底及依次层叠于所述衬底上的静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和gan帽层；
80.所述静电保护层包括依次层叠在所述衬底上sc层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和c掺杂的bn层。
81.所述sc层的厚度为6nm。
82.所述mg掺杂的aln层的mg掺杂浓度为1
×
10
19
atoms/cm3，厚度为300nm，生长温度为750℃，生长压力为350torr。
83.所述si掺杂的gan/si3n4超晶格层的si掺杂浓度为1
×
10
15
atoms/cm3，其包括3个周
期交替层叠的gan层和si3n4层，所述gan层的厚度为15nm，所述si3n4层的厚度为15nm，生长温度为1050℃，生长压力为150torr。
84.所述c杂的bn层的c掺杂浓度为1
×
10
17
toms/cm3，厚度为50nm，生长温度为980℃，生长压力为100torr。
85.实施例2
86.本实施例提供一种hemt外延片，与实施例1不同之处在于：所述静电保护层包括依次层叠在所述衬底上ge层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和o掺杂的bn层。其余皆与实施例1相同。
87.实施例3
88.本实施例提供一种hemt外延片，与实施例1不同之处在于：所述静电保护层包括依次层叠在所述衬底上mo层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和al掺杂的bn层。其余皆与实施例1相同。
89.对比例1
90.本对比例与实施例1不同之处在于，不设有静电保护层，其余皆与实施例1相同。
91.对比例2
92.本对比例与实施例1不同之处在于，所述静电保护层包括依次层叠在所述衬底上的mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，即所述静电保护层不包括金属层，其余皆与实施例1相同。
93.对比例3
94.本对比例与实施例1不同之处在于，所述静电保护层包括依次层叠在所述衬底上的金属层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，即所述静电保护层不包括mg掺杂的aln层，其余皆与实施例1相同。
95.对比例4
96.本对比例与实施例1不同之处在于，所述静电保护层包括依次层叠在所述衬底上的金属层、mg掺杂的aln层和a掺杂的bn层，即所述静电保护层不包括si掺杂的gan/si3n4超晶格层，其余皆与实施例1相同。
97.对比例5
98.本对比例与实施例1不同之处在于，所述静电保护层包括依次层叠在所述衬底上的金属层、mg掺杂的aln层，si掺杂的gan/si3n4超晶格层，即所述静电保护层不包括a掺杂的bn层，其余皆与实施例1相同。
99.以实施例1～实施例3和对比例1～对比例5制得hemt外延片使用相同芯片工艺条件制备成10
×
24mil的芯片，分别抽取300颗hemt芯片，测试芯片的光电性能，以对比例1为基础，计算各实施例和对比例的发光效率提升率和抗静电良率提升率，具体测试结果如表1所示。
100.表1实施例1～实施例3和对比例1～对比例5制得hemt的性能测试结果
[0101][0102]
由上述结果可知，本发明提供的hemt外延片，其在衬底和缓冲层之间插入特定结构的静电保护层，所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层。
[0103]
所述金属层能够减少晶格失配，并降低与si衬底的热失配，减少裂纹，提高成品率和减少电子移动通道。所述mg掺杂的aln层与si掺杂的gan/si3n4超晶格层接触形成pn结，可以通过改变电场分布，阻止硅衬底与所述si掺杂的gan/si3n4超晶格层形成反型电子层，从而阻止硅衬底的电子进入外延层，减少静电击穿的风险，进而器件不易发生击穿和损坏。此外，所述a掺杂的bn层能够降低禁带宽度结构，减少硅衬底电子移动速度，同时bn层的b原子体积较小，能够插入或填充位错造成的空白位置，b原子也起到一定的定位作用，避免位错继续延伸，减少了漏电通道。在所述静电保护层的上述四个子层的共同作用下，最终实现了限制外延层与衬底形成电子移动通道，得到更好的晶格质量，并降低静电击穿风险。
[0104]
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

技术特征：
1.一种hemt外延片，其特征在于，包括衬底及依次层叠于所述衬底上的静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和gan帽层；所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，其中，a包括c、o和al中的一种或多种组合；所述金属层中的金属包括al、mo、ge和sc中的一种或多种组合。2.如权利要求1所述的hemt外延片，其特征在于，所述金属层的厚度为5nm～10nm。3.如权利要求1所述的hemt外延片，其特征在于，所述mg掺杂的aln层的mg掺杂浓度为1
×
10
18
atoms/cm3～3
×
10
20
atoms/cm3；所述mg掺杂的aln层的厚度为100nm～500nm。4.如权利要求1所述的hemt外延片，其特征在于，所述si掺杂的gan/si3n4超晶格层的si掺杂浓度为1
×
10
14
atoms/cm3～3
×
10
15
atoms/cm3。5.如权利要求1所述的hemt外延片，其特征在于，所述si掺杂的gan/si3n4超晶格层包括交替层叠的gan层和si3n4层，交替层叠的周期数为3～4；所述gan层的厚度为10nm～20nm；所述si3n4层的厚度为10nm～20nm。6.如权利要求1所述的hemt外延片，其特征在于，所述a掺杂的bn层的a掺杂浓度为1
×
10
16
atoms/cm3～3
×
10
18
atoms/cm3；所述a掺杂的bn层的厚度为30nm～100nm。7.如权利要求1所述的hemt外延片，其特征在于，所述mg掺杂的aln层的生长温度为650℃～900℃；所述si掺杂的gan/si3n4超晶格层的生长温度为1020℃～1120℃；所述a掺杂的bn层的生长温度为950℃～1010℃。8.如权利要求1所述的hemt外延片，其特征在于，所述mg掺杂的aln层的生长压力为260torr～500torr；所述si掺杂的gan/si3n4超晶格层的生长压力为100torr～200torr；所述a掺杂的bn层的生长压力为50torr～200torr。9.一种如权利要求1～8任一项所述的hemt外延片的制备方法，其特征在于，包括以下步骤：s1、准备衬底；s2、在所述衬底上依次沉积静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和gan帽层；所述静电保护层包括依次层叠在所述衬底上的金属层和mg掺杂的aln层，si掺杂的gan/si3n4超晶格层和a掺杂的bn层，其中，a包括c、o和al中的一种或多种组合；所述金属层中的金属包括al、mo、ge和sc中的一种或多种组合。10.一种hemt，其特征在于，所述hemt包括如权利要求1～8任一项所述的hemt外延片。

技术总结
本发明公开了一种HEMT外延片及其制备方法、HEMT，所述HEMT外延片包括衬底及依次层叠于所述衬底上的静电保护层、缓冲层、高阻层、沟道层、势垒层、耗尽层和GaN帽层；所述静电保护层包括依次层叠在所述衬底上的金属层和Mg掺杂的AlN层，Si掺杂的GaN/Si3N4超晶格层和A掺杂的BN层。本发明提供的HEMT外延片能限制外延层与衬底形成电子移动通道，具有更好的晶格质量，并降低静电击穿风险。并降低静电击穿风险。并降低静电击穿风险。


技术研发人员：郑文杰 程龙 高虹 刘春杨 胡加辉 金从龙
受保护的技术使用者：江西兆驰半导体有限公司
技术研发日：2023.07.18
技术公布日：2023/8/31