多路不同相位PWM信号产生方法、电路、装置和控制设备与流程

多路不同相位pwm信号产生方法、电路、装置和控制设备
技术领域
1.本发明涉及信号产生领域，特别是涉及多路不同相位pwm信号产生方法、电路、装置和控制设备。


背景技术：

2.pwm代表脉冲宽度调制（pulse width modulation），是一种调制技术。它通过改变信号的脉冲宽度来表示或控制某个特定的参数。pwm常用于控制电流、电压、转速等，在电子电路中，输出能量的电源，如恒流源，恒压源等，一般内部都需要使用pwm信号做能量转换开关电路的控制。通过改变pwm的占空比，可以控制输出电流或电压的大小，实现精确的控制和调节目的。
3.目前，电源内部一般使用一路pwm信号做能量转换开关电路的控制的方法。一路pwm信号，也就意味着只有一路能量转换开关电路。如果输出功率变大，输出的电流或电压会变大，电路发热也会变大。为了保护电路的正常运行，则需要大的电流参数的后级器件，大的电流参数的后级器件往往也会增大电路的体积。如果可以使用多路不同相位的pwm信号，就可以让输出能量通过多路转换开关电路输出。虽然路数增加，但可以使用较小的电路器件，减少了电路的设计难度。
4.如何通过一路pwm信号产生多路不同相位的pwm信号是一个需要解决的问题。


技术实现要素：

5.基于此，有必要针对上述的问题，提供多路不同相位pwm信号产生方法、电路、装置和控制设备。
6.本发明实施例是这样实现的，多路不同相位pwm信号产生方法，所述多路不同相位pwm信号产生方法包括：s101，设置输出信号的数量n；s102，当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；s103，将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；s104，将i加1；s105，重复s102~s104，直至i大于n；s106，将i设置为1；s107，重复s102~s106，每次重复s102~s106得到n个输出信号pwm-oi；其中，i为输入信号pwm-in上升沿或下降沿的序数，i的初始值为1。
7.在其中一个实施例中，本发明提供了多路不同相位pwm信号产生电路，所述多路不同相位pwm信号产生电路包括逻辑处理电路和算数逻辑模块；
所述逻辑处理电路用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，对i进行累加、判断和设置；所述算数逻辑模块与所述逻辑处理电路相连，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi。
8.在其中一个实施例中，本发明提供了多路不同相位pwm信号产生装置，所述多路不同相位pwm信号产生装置包括：设置数量模块，用于设置输出信号的数量n；中间信号模块，用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；输入信号模块，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；累加序数模块，用于将i加1；判断序数模块，用于重复s102~s104，直至i大于n；重置序数模块，用于将i设置为1。
9.在其中一个实施例中，本发明提供了控制设备，包括存储器和处理器，所述存储器中存储有软件程序，所述软件程序被所述处理器执行时，使得所述处理器执行上述多路不同相位pwm信号产生方法的步骤。
10.本发明实施例提供的多路不同相位pwm信号产生方法通过以输入信号pwn-in的上升沿或下降沿为触发信号，进行计数并生成中间信号，将每个中间信号都和输入信号pwm-in进行逻辑运算，产生多路不同相位的pwm输出信号，产生的多路不同相位的pwm信号经过整流滤波后合并的输出和输入信号pwm-in整流滤波后输出相同，这样做解决了通过一路pwm信号产生多路不同相位的pwm信号的问题。
附图说明
11.图1为一个实施例中多路不同相位pwm信号产生方法的流程图；图2为一个实施例中当n等于2时的输出pwm信号的部分信号图；图3为一个实施例中当n等于3时的输出pwm信号的部分信号图；图4为一个实施例中多路不同相位pwm信号产生电路的电路框图；图5为一个实施例中多路不同相位pwm信号产生电路的部分电路图；图6为一个实施例中多路不同相位pwm信号产生装置的结构框图；图7为一个实施例中控制设备的内部结构框图。
具体实施方式
12.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
13.可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，
但除非特别说明，这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本发明的范围的情况下，可以将第一xx脚本称为第二xx脚本，且类似地，可将第二xx脚本称为第一xx脚本。
14.如图1所示，在一个实施例中，提出了一种多路不同相位pwm信号产生方法，具体可以包括以下步骤：s101，设置输出信号的数量n；s102，当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；s103，将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；s104，将i加1；s105，重复s102~s104，直至i大于n；s106，将i设置为1；s107，重复s102~s106，每次重复s102~s106得到n个输出信号pwm-oi；其中，i为输入信号pwm-in上升沿或下降沿的序数，i的初始值为1。
15.在本实施例中，检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态是指用输入信号pwm-in的上升沿或下降沿做触发信号，当触发信号出现时，改变第i个中间信号pwm-i的电压状态。
16.在本实施例中，如图2所示，改变第i个中间信号pwm-i的电压状态，可以用输入信号pwm-in的上升沿触发信号，也可以用输入信号pwm-in的下降沿作触发信号，但是只能选中一种作为触发信号。
17.在本实施例中，选择上升沿或下降沿作为触发信号不会改变最终输出的pwm信号经过整流滤波后合并输出的结果。
18.在本实施例中，pwm信号的电压状态只有高电平和低电平两种状态，所以经过两次改变后电压状态回到初始的状态。
19.在本实施例中，逻辑运算是指中间信号pwm-i的实时电压状态和输入信号pwm-in的实时电压状态做逻辑运算。
20.在本实施例中，如图3所示，当i大于n时，重新对于输入信号pwm-in上升沿或下降沿进行序数的计数，比如说，如果n等于3，选择上升沿作为触发信号，那么输入信号pwm-in的上升沿的序数就是以1、2、3的序数一直循环。
21.在本实施例中，如图3所示，每次s102~s106得到n个输出信号是指上一次重复步骤中得到的n个输出信号在时间上的延续信号，比如说，n为3，第一次重复步骤得到的3个输出信号，分别是pwm-o1、pwm-o2和pwm-o3，时间为输出信号pwm-in的第1个周期到第3个周期，那么第二次重复步骤得到的3个输出信号依旧是pwm-o1、pwm-o2和pwm-o3，时间则变为输出信号pwm-in的第4个周期到第6个周期。
22.在本实施例中，如图2所示，当n等于2时，输出信号的周期是输入信号的2倍，占空比为输入信号的1/2，如果输入电压为12v，那么每个输出电压为6v；如图3所示，当n等于3时，输出信号的周期是输入信号的3倍，占空比为输入信号的1/3，如果输入电压为12v，那么
每个输出电压为4v；以此类推，每一个输出信号的电压为输入信号的电压的1/n。
23.本发明实施例提供的多路不同相位pwm信号产生方法通过以输入信号pwn-in的上升沿或下降沿为触发信号，进行计数并生成中间信号，将每个中间信号都和输入信号pwm-in进行逻辑运算，产生多路不同相位的pwm输出信号，产生的多路不同相位的pwm信号经过整流滤波后合并的输出和输入信号pwm-in整流滤波后输出相同，这样做解决了通过一路pwm信号产生多路不同相位的pwm信号的问题。
24.在一个实施例中，所述当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，包括：判断输入信号pwm-in是否处于第i个上升沿或下降沿状态，若是，则将第i个中间信号pwm-i从第一电平变为第二电平；其中，第一电平与第二电平互为相对电平。
25.在本实施例中，如图2所示，pwm信号的电压状态只有高电平和低电平两种状态，而高电平与低电平互为相对电平，所以第一电平和第二电平互为相对电平，比如说，如果第一电平是低电平，那么第二电平就是高电平，如果第一电平是高电平，那么第二电平就是低电平。
26.在本实施例中，如图2所示，如果输入信号pwm-in的上升沿作为触发信号，第一电平为低电平，那么中间信号从第一电平变为第二电平的瞬间就是中间信号的上升沿，中间信号的上升沿与输入信号pwm-in的上升沿同步。
27.在一个实施例中，所述当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，包括：当第i个中间信号pwm-i为第二电平，判断输入信号pwm-in是否处于第i+1个上升沿或下降沿状态，若是，则将第i个中间信号pwm-i从第二电平变为第一电平。
28.在本实施例中，如图2所示，如果中间信号从第一电平变为第二电平是使用输入信号pwm-in的第i个上升沿作为触发信号，那么在整个过程都只能用上升沿作为触发信号。
29.在本实施例中，如图2所示，如果输入信号pwm-in的上升沿作为触发信号，第一电平为低电平，那么每一个pwm中间信号的高电平持续时间等于一个pwm-in的周期。
30.在一个实施例中，所述将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi，包括：对于任意时刻，获取该时刻第i个中间信号pwm-i的电压状态和输入信号pwm-in的电压状态；将获取的第i个中间信号pwm-i的电压状态和输入信号pwm-in的电压状态做与逻辑运算；生成第i个中间信号pwm-i对应的输出信号pwm-oi。
31.在本实施例中，如图2所示，与逻辑运算是两个电压状态都是高电平才会输出高电平，电压状态为一个高电平和一个低电平或者电压状态为两个低电平都会输出低电平。
32.在本实施例中，输出信号的本质就是输入信号pwm-in每隔n-1个周期输出一个的周期的方波。
33.在一个实施例中，所述多路不同相位pwm信号产生电路包括逻辑处理电路和算数逻辑模块；
所述逻辑处理电路用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，对i进行累加、判断和设置；所述算数逻辑模块与所述逻辑处理电路相连，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi。
34.在本实施例中，如图4所示，输入信号pwm-in经过逻辑处理电路后，输出中间信号pwm-i，中间信号经过算数逻辑模块和输入信号pwm-in进行与逻辑运算后输出pwm-oi。
35.在本实施例中，1个算数逻辑模块能够产生2个输出信号，n的值不能超过算数逻辑模块的两倍，比如说，算数逻辑模块有两个，那么能够产生4个输出信号，n的值不能大于4。
36.本发明实施例提供的多路不同相位pwm信号产生电路通过输入信号pwn-in进行计数并生成中间信号，将每个中间信号都和输入信号pwm-in进行逻辑运算，产生多路不同相位的pwm输出信号，产生的多路不同相位的pwm信号经过整流滤波后合并的输出和输入信号pwm-in整流滤波后输出相同，这样做解决了通过一路pwm信号产生多路不同相位的pwm信号的问题。
37.在一个实施例中，所述逻辑处理电路包括计数模块和触发器电路；所述计数模块与触发器电路相连，用于对i进行累加、判断和设置；所述触发器电路与算数逻辑模块相连，用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态。
38.在本实施例中，如图4所示，计数器检测输入信号pwm-in的上升沿或下降沿，对i进行累加、判断和设置。
39.在本实施例中，计数器控制对应的触发器电路的通断，使其可以产生多路pwm信号，比如说，当n等于4时，计数器在输入信号pwm-in的第1~2的周期内使第一触发器电路选通，产生输出信号pwm-o1和pwm-o2，在输入信号pwm-in的第3~4的周期内使第二触发器电路选通，产生输出信号pwm-o3和pwm-o4。
40.在一个实施例中，对于输出信号pwm-i和输出信号pwm-（i+1），所述触发器电路包括芯片u1和反向器u2a；所述芯片u1的输出引脚与所述反向器u2a的输入引脚相连，输入引脚与所述反向器u2a的输出引脚相连，用于得到第i个中间信号号pwm-i；所述反向器u2a用于得到第i+1个中间信号pwm-（i+1）。
41.在本实施例中，如图5所示，当n等于2时，输入信号pwm-in作为芯片u1的时钟信号，当计数器使该触发器选通，即芯片u1的\oe脚接通时，芯片u1产生输出信号pwm-1，输出信号pwm-1经过反向器u2a后产生输出信号pwm-2。
42.在本实施例中，1个触发器电路能够产生2个中间信号，触发器电路的数量和算数逻辑模块的数量一致，所以n的值与触发器电路有关，比如说，当n等于2时，至少要有1个触发器电路，当n等于3和4时，至少要有2个触发器电路。
43.在一个实施例中，对于输出信号pwm-i和输出信号pwm-（i+1），所述算数逻辑模块包括芯片u3和芯片u4；所述芯片u3的第一输入引脚与所述芯片u1的输出引脚相连，第二输入引脚与输入
信号pwm-in相连，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；所述芯片u4的第一输入引脚与所述芯片u1的输入引脚相连，第二输入引脚与输入信号pwm-in相连，用于将第i+1个中间信号pwm-（i+1）和输入信号pwm-in做逻辑运算得到输出信号pwm-o（i+1）。
44.在本实施例中，如图5所示，芯片u3和芯片u4是同样的器件，作用也是一样的。
45.在本实施例中，对于芯片u3和芯片u4，第二输入引脚都是与输入信号pwm-in相连，第一输入引脚与中间信号相连，产生的输出信号取决于中间信号。
46.在本实施例中，若n等于3，那么对于第二个算数逻辑模块而言，只需要对应的芯片u3有中间信号的输入就可以产生输出信号，此时没有产生第4个中间信号pwm-4，所以对应的芯片u4不需要工作，也就不产生输出信号pwm-o4。
47.如图6所示，在一个实施例中，提供了一种多路不同相位pwm信号产生装置，具体可以包括：设置数量模块，用于设置输出信号的数量n；中间信号模块，用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；输入信号模块，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；累加序数模块，用于将i加1；判断序数模块，用于重复s102~s104，直至i大于n；重置序数模块，用于将i设置为1。
48.在本实施例中，所述多路不同相位pwm信号产生装置的各个模块为本发明方法部分的模块化，对于各个模块的具体解释说明，请参考本发明方法部分的对应内容，本发明实施例在此不再赘述。
49.图7示出了一个实施例中控制设备的内部结构图。如图7所示，该控制设备包括该控制设备包括通过系统总线连接的处理器、存储器、输入接口和输出接口。其中，存储器包括非易失性存储介质和内存储器。该控制设备的非易失性存储介质存储有操作系统，还可存储有软件程序，该软件程序被处理器执行时，可使得处理器实现本发明实施例提供的多路不同相位pwm信号产生方法。该内存储器中也可储存有软件程序，该软件程序被处理器执行时，可使得处理器执行本发明实施例提供的多路不同相位pwm信号产生方法。
50.本领域技术人员可以理解，图7中示出的结构，仅仅是与本发明方案相关的部分结构的框图，并不构成对本发明方案所应用于其上的控制设备的限定，具体的控制设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
51.在一个实施例中，本发明实施例提供的多路不同相位pwm信号产生装置可以实现为一种软件程序的形式，软件程序可在如图7所示的控制设备上运行。控制设备的存储器中可存储组成该多路不同相位pwm信号产生装置的各个程序模块，比如，图6所示的设置数量模块、中间信号模块、输入信号模块、累加序数模块、判断序数模块和重置序数模块。各个程序模块构成的软件程序使得处理器执行本说明书中描述的本发明各个实施例的多路不同
相位pwm信号产生方法中的步骤。
52.例如，图7所示的控制设备可以通过如图6所示的多路不同相位pwm信号产生装置中的设置数量模块执行步骤s101；控制设备可通过中间信号模块执行步骤s102；控制设备可通过输入信号模块执行步骤s103；控制设备可通过累加序数模块执行步骤s104；控制设备可通过判断序数模块执行步骤s105；控制设备可通过重置序数模块执行步骤s106。
53.在一个实施例中，提出了一种控制设备，所述控制设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的软件程序，所述处理器执行所述软件程序时实现以下步骤：s101，设置输出信号的数量n；s102，当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；s103，将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；s104，将i加1；s105，重复s102~s104，直至i大于n；s106，将i设置为1；s107，重复s102~s106，每次重复s102~s106得到n个输出信号pwm-oi；其中，i为输入信号pwm-in上升沿或下降沿的序数，i的初始值为1。
54.在一个实施例中，提供一种控制设备可读存储介质，控制设备可读存储介质上存储有软件程序，软件程序被处理器执行时，使得处理器执行以下步骤：s101，设置输出信号的数量n；s102，当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；s103，将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；s104，将i加1；s105，重复s102~s104，直至i大于n；s106，将i设置为1；s107，重复s102~s106，每次重复s102~s106得到n个输出信号pwm-oi；其中，i为输入信号pwm-in上升沿或下降沿的序数，i的初始值为1。
55.应该理解的是，虽然本发明各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过软件程序来指令相关的硬件来完成，所述的程序可存储于一非易失性控制设备可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（rom）、可编程rom（prom）、电可编程rom（eprom）、电可擦除可编程rom（eeprom）或闪存。易失性存储器可包括随机存取存储器（ram）或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram（sram）、动态ram（dram）、同步dram（sdram）、双数据率sdram（ddrsdram）、增强型sdram（esdram）、同步链路（synchlink） dram（sldram）、存储器总线（rambus）直接ram（rdram）、直接存储器总线动态ram（drdram）、以及存储器总线动态ram（rdram）等。
56.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
57.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

技术特征：
1.多路不同相位pwm信号产生方法，其特征在于，所述多路不同相位pwm信号产生方法包括：s101，设置输出信号的数量n；s102，当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；s103，将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；s104，将i加1；s105，重复s102~s104，直至i大于n；s106，将i设置为1；s107，重复s102~s106，每次重复s102~s106得到n个输出信号pwm-oi；其中，i为输入信号pwm-in上升沿或下降沿的序数，i的初始值为1。2.根据权利要求1所述的多路不同相位pwm信号产生方法，其特征在于，所述当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，包括：判断输入信号pwm-in是否处于第i个上升沿或下降沿状态，若是，则将第i个中间信号pwm-i从第一电平变为第二电平；其中，第一电平与第二电平互为相对电平。3.根据权利要求2所述的多路不同相位pwm信号产生方法，其特征在于，所述当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，包括：当第i个中间信号pwm-i为第二电平，判断输入信号pwm-in是否处于第i+1个上升沿或下降沿状态，若是，则将第i个中间信号pwm-i从第二电平变为第一电平。4.根据权利要求1所述的多路不同相位pwm信号产生方法，其特征在于，所述将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi，包括：对于任意时刻，获取该时刻第i个中间信号pwm-i的电压状态和输入信号pwm-in的电压状态；将获取的第i个中间信号pwm-i的电压状态和输入信号pwm-in的电压状态做与逻辑运算；生成第i个中间信号pwm-i对应的输出信号pwm-oi。5.多路不同相位pwm信号产生电路，其特征在于，所述多路不同相位pwm信号产生电路包括逻辑处理电路和算数逻辑模块；所述逻辑处理电路用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，对i进行累加、判断和设置；所述算数逻辑模块与所述逻辑处理电路相连，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi。6.根据权利要求5所述的多路不同相位pwm信号产生电路，其特征在于，所述逻辑处理电路包括计数模块和触发器电路；所述计数模块与触发器电路相连，用于对i进行累加、判断和设置；所述触发器电路与算数逻辑模块相连，用于当检测到输入信号pwm-in的第i个上升沿
或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态。7.根据权利要求6所述的多路不同相位pwm信号产生电路，其特征在于，对于输出信号pwm-i和输出信号pwm-（i+1），所述触发器电路包括芯片u1和反向器u2a；所述芯片u1的输出引脚与所述反向器u2a的输入引脚相连，输入引脚与所述反向器u2a的输出引脚相连，用于得到第i个中间信号号pwm-i；所述反向器u2a用于得到第i+1个中间信号pwm-（i+1）。8.根据权利要求6所述的多路不同相位pwm信号产生电路，其特征在于，对于输出信号pwm-i和输出信号pwm-（i+1），所述算数逻辑模块包括芯片u3和芯片u4；所述芯片u3的第一输入引脚与所述芯片u1的输出引脚相连，第二输入引脚与输入信号pwm-in相连，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；所述芯片u4的第一输入引脚与所述芯片u1的输入引脚相连，第二输入引脚与输入信号pwm-in相连，用于将第i+1个中间信号pwm-（i+1）和输入信号pwm-in做逻辑运算得到输出信号pwm-o（i+1）。9.多路不同相位pwm信号产生装置，其特征在于，所述多路不同相位pwm信号产生装置包括：设置数量模块，用于设置输出信号的数量n；中间信号模块，用于当检测到输入信号pwm-in的第i个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态，当检测到输入信号pwm-in的第i+1个上升沿或下降沿，改变第i个中间信号pwm-i的电压状态；输入信号模块，用于将第i个中间信号pwm-i和输入信号pwm-in做逻辑运算得到输出信号pwm-oi；累加序数模块，用于将i加1；判断序数模块，用于重复s102~s104，直至i大于n；重置序数模块，用于将i设置为1。10.控制设备，其特征在于，包括存储器和处理器，所述存储器中存储有软件程序，所述软件程序被所述处理器执行时，使得所述处理器执行权利要求1至4中任一项权利要求所述多路不同相位pwm信号产生方法的步骤。

技术总结
本发明涉及信号产生领域，特别是涉及多路不同相位PWM信号产生方法、电路、装置和控制设备。所述多路不同相位PWM信号产生方法包括：设置输出信号的数量N；当检测到输入信号的第i个上升沿或下降沿，改变第i个中间信号的电压状态，当检测到输入信号的第i+1个上升沿或下降沿，改变第i个中间信号的电压状态；将第i个中间信号和输入信号做逻辑运算得到输出信号PWM-Oi；将i加1；重复以上步骤直至i大于N；将i设置为1；重复以上步骤，得到N个输出信号PWM-Oi；其中，i为输入信号PWM-IN上升沿或下降沿的序数，i的初始值为1。本发明解决了通过一路PWM信号产生多路不同相位的PWM信号的问题。信号产生多路不同相位的PWM信号的问题。信号产生多路不同相位的PWM信号的问题。


技术研发人员：赵恒
受保护的技术使用者：深圳市夏繁光电科技有限公司
技术研发日：2023.08.02
技术公布日：2023/8/31