一种半导体版图的设计方法和半导体版图与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体版图的设计方法和半导体版图。


背景技术：

2.随着超大规模集成技术的飞速发展，互补金属氧化物半导体（complementary metal-oxide semiconductor，cmos）图像传感器（cmos image sensor，cis）可在单芯片内集成模数转换（analogue to digital conversion，a/d转换）、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，所以近年来发展迅猛。
3.在cis器件中，主要利用网格形光阻作为传输门（tx管）n型阱的阻挡层，柱状光阻作为tx管p型阱的阻挡层。随着cis器件的飞速发展，为获得较高的图像质量和满足器件模组对尺寸的苛刻要求，像素（pixel）集成度愈来愈高，像素节距尺寸（pixel pitch size）越来越小。然而，随着尺寸的微缩，带来了芯片的边缘区域的散焦问题，影响了cis器件的性能。


技术实现要素：

4.本公开实施例提供了一种半导体版图的设计方法和半导体版图。
5.第一方面，本公开实施例提供了一种半导体版图的设计方法，所述半导体版图被划分为中心区域和边缘区域，所述半导体版图包括掩膜层和衬底层，所述掩膜层包括多个单元曝光图案，所述衬底层包括隔离区和多个有源区，该方法包括：对所述掩膜层的单元曝光图案的面积进行调整，和/或，对所述衬底层的有源区的面积和隔离区的面积进行调整，以在根据所述掩膜层进行曝光处理形成掩膜图案时，所述边缘区域和所述中心区域均满足预设曝光效果。
6.在一些实施例中，所述掩膜层呈网格状，所述单元曝光图案包括曝光区和保留区，且所述保留区呈环状围绕所述曝光区；对所述掩膜层的单元曝光图案的面积进行调整，包括：对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。
7.在一些实施例中，对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，包括：在位于所述边缘区域的所述单元曝光图案内，将所述曝光区的面积从初始曝光面积增大至目标曝光面积；以及将所述保留区的面积从初始掩膜面积减小至目标掩膜面积；以使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。
8.在一些实施例中，将所述曝光区的面积从初始曝光面积增大至目标曝光面积；以及将所述保留区的面积从初始掩膜面积减小至目标掩膜面积，包括：
将所述曝光区的宽度从初始曝光区域宽度增大至第一曝光区域宽度，以及将所述保留区的宽度从初始掩膜宽度减小至第一掩膜宽度；其中，将所述曝光区的宽度增大的范围和将所述保留区的宽度减小的范围为：5~100纳米。
9.在一些实施例中，对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，包括：将位于所述边缘区域的所述保留区的宽度从初始掩膜宽度增大至目标掩膜宽度；以及，将位于所述边缘区域的所述曝光区的宽度从初始曝光区域宽度增大至目标曝光区域宽度；以使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。
10.在一些实施例中，对所述衬底层的有源区的面积和隔离区的面积进行调整，包括：将所述隔离区的面积从初始隔离面积增大至目标隔离面积；以及将所述多个有源区的面积从初始有源面积减小至目标有源面积，以使得所述衬底层中的所述隔离区的面积和所述多个有源区的面积的比例大于预设值。
11.在一些实施例中，在所述衬底层的边缘区域，所述衬底层只包括隔离区。
12.在一些实施例中，所述隔离区将所述衬底层划分为所述多个有源区；将所述隔离区的面积从初始隔离面积增大至目标隔离面积；以及将所述多个有源区的面积从初始有源面积减小至目标有源面积，包括：将所述有源区的宽度从初始有源宽度减小至目标有源宽度；将所述隔离区的宽度从初始隔离宽度增大至目标隔离宽度；其中，所述隔离区的宽度为相邻两个有源区之间的隔离区的宽度。
13.第二方面，本公开实施例提供了一种半导体版图，所述半导体版图被划分为中心区域和边缘区域，所述半导体版图包括掩膜层和衬底层，所述掩膜层包括多个单元曝光图案，所述掩膜层呈网格状，所述单元曝光图案包括曝光区和保留区，且所述保留区呈环状围绕所述曝光区，所述衬底层包括隔离区和多个有源区，其中：在所述掩膜层中，位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积；和/或，在所述衬底层中，所述衬底层中的所述隔离区的面积和所述多个有源区的面积的比例大于预设值。
14.在一些实施例中，位于所述边缘区域的所述曝光区的面积为目标曝光面积，位于所述中心区域的所述曝光区的面积为初始曝光面积，位于所述边缘区域的所述保留区的面积为目标掩膜面积，位于所述中心区域的所述保留区的面积为初始掩膜面积；其中：所述目标曝光面积大于所述初始曝光面积，所述目标掩膜面积小于所述初始掩膜面积。
15.在一些实施例中，位于所述边缘区域的所述保留区的宽度为第一掩膜宽度，位于所述中心区域的所述保留区的宽度为初始掩膜宽度，位于所述边缘区域的所述曝光区的宽度为第一曝光区域宽度，位于所述中心区域的所述曝光区的宽度为初始曝光区域宽度；其中：所述第一掩膜宽度小于所述初始掩膜宽度，且所述第一曝光区域宽度大于所述初
始曝光区域宽度；其中，所述第一掩膜宽度比所述初始掩膜宽度小的范围和所述第一曝光区域宽度比所述初始曝光区域宽度大的范围为：5~100纳米。
16.在一些实施例中，位于所述边缘区域的所述保留区的宽度为目标掩膜宽度，位于所述中心区域的所述保留区的宽度为初始掩膜宽度，位于所述边缘区域的所述曝光区的宽度为目标曝光区域宽度，位于所述中心区域的所述曝光区的宽度为初始曝光区域宽度；其中：所述目标掩膜宽度大于所述初始掩膜宽度，且所述目标曝光区域宽度大于所述初始曝光区域宽度。
17.在一些实施例中，在所述衬底层的边缘区域，所述衬底层只包括隔离区。
18.在一些实施例中，位于所述衬底层的中心区域和边缘区域的所述有源区的宽度均为目标有源宽度，位于所述衬底层的中心区域和边缘区域的所述隔离区的宽度均为目标隔离宽度；其中：所述目标有源宽度小于初始有源宽度，所述目标隔离宽度大于初始隔离宽度；其中，所述隔离区的宽度为相邻两个有源区之间的隔离区的宽度。
19.本公开实施例提供了一种半导体版图的设计方法和半导体版图，该半导体版图被划分为中心区域和边缘区域，该半导体版图包括掩膜层和衬底层，掩膜层包括多个单元曝光图案，衬底层包括隔离区和多个有源区，该方法包括：对掩膜层的单元曝光图案的面积进行调整，和/或，对衬底层的有源区的面积和隔离区的面积进行调整，以在根据掩膜层进行曝光处理形成掩膜图案时，边缘区域和中心区域均满足预设曝光效果。这样，本公开实施例通过对掩膜层和/或衬底层进行设计改进，重新调整版图的布局、尺寸等，使得散焦问题得以改善，并改善了中心区域和边缘区域的曝光均匀性，使得中心区域和边缘区域的曝光效果基本均匀一致，进而还能够提高曝光制程的工艺窗口，有利于工艺流程的实现，最终还可以提升cis器件的性能和产品良率。
附图说明
20.图1为一种大间距的网格形光阻的版图示意图；图2为一种大间距的半导体结构的示意图；图3为一种小间距的网格形光阻的版图示意图；图4为一种小间距的半导体结构的示意图；图5为本公开实施例提供的一种半导体版图的设计方法的流程示意图；图6为本公开实施例提供的一种衬底层的示意图一；图7为本公开实施例提供的一种半导体版图的示意图一；图8为本公开实施例提供的一种半导体版图的示意图二；图9为本公开实施例提供的一种半导体版图的示意图三；图10为本公开实施例提供的一种衬底层的示意图二；图11为本公开实施例提供的一种半导体版图的示意图四；图12为本公开实施例提供的一种衬底层的示意图三；图13为本公开实施例提供的一种半导体版图的示意图五。
具体实施方式
21.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。
22.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
23.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
24.需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
25.图1示出了一种大间距的网格形光阻的版图示意图，图2为根据图1所示的版图进行曝光处理后所得半导体结构的示意图。如图1所示，该半导体版图包括衬底层101和掩膜层102，且掩膜层102位于衬底层101的上层，掩膜层102包括多个阵列排布的单元曝光图案103，单元曝光图案103包括保留区1031和曝光区1032，其中，保留区1031对应对光阻（光刻胶，photoresist，pr）进行曝光处理之后保留下来的区域，曝光区1032表示对光阻进行曝光处理之后被去除以暴露衬底的区域。在图1所示的示例中，保留区1031包括四条边，可以理解，相邻的单元曝光图案103共用一个保留区1031的边。
26.在本公开实施例中，结合图1所示，定义几个关键尺寸如下：掩膜宽度（line cd，l）；曝光区域宽度（space cd，s）；节距尺寸（pitch size，p，为l与s之和）。
27.其中，曝光（photo，ph）是利用光照将掩模版上的图形经过光学系统后投影到光阻上，实现图形转移，是集成电路制造中光刻工艺的重要工序之一。在光的照射下，分子发生了化学反应，显影之后留下来的图形即如图2所示。
28.以图1和图2为例，曝光的过程为：在衬底201上方形成一层光阻，然后按照如图1所示的掩膜层102，对光阻进行曝光处理，将保留区1031对应位置的光阻保留，将曝光区1032对应位置的光阻去除，得到光阻层202。这里，与图1对应，将光阻层202划分为多个光阻图案203，光阻图案203包括对应保留区1031的光阻区域2031和对应曝光区1032的空白区域2032，一个单元曝光图案103对应形成一个光阻图案203。
29.如图2所示，对于大pitch（节距尺寸大于或者等于1.0um）的网格状版图，在曝光过程中，各部分之间的曝光效果均匀，无论是芯片（chip，这里主要指衬底）的边缘区域还是中心区域都不存在散焦（defocus）的缺陷（defect）。这时候，不管是在中心区域和边缘区域，光阻线条宽度、空白区域宽度和光阻节距尺寸均基本满足版图的设计需求。
30.图3示出了一种小间距的网格形光阻的版图示意图，图4为根据图3所示的版图进行曝光处理后所得半导体结构的示意图。图3与图1具有相似的组成，图4与图2具有相似的组成，这里不再赘述。
31.可以理解，图1和图3示出的是半导体版图的部分示意图，图2和图4示出的是半导
体结构的部分示意图，这里主要是指左下角部分。通常，芯片的边缘区域的定义是指芯片最外围的1-20圈的单元光阻图案203，从图4中可以看出，对于该示例，在半导体结构外围的1-2圈，散焦缺陷尤其严重。
32.如图4所示，在小pitch size（节距尺寸小于1.0um）的网格状版图设计中，在经过曝光处理之后所得的半导体结构中，位于芯片的边缘区域的空白区域2032的密度（space密度）较位于芯片的中心区域的space密度小。在相同的曝光条件下，在space密度较大的芯片中心区域不存在散焦的问题，而在space密度较小的芯片边缘区域，存在line cd（这里是指图4中的光阻线条宽度）逐渐增大，space cd（这里是指图4中的空白区域宽度）逐渐减小，可以理解，光阻节距尺寸也减小，从而边缘区域的进光量减小，会存在散焦的缺陷。
33.也就是说，随着cis器件的像素集成度愈来愈高，网格形光阻的节距尺寸由常见的1um以上逐渐减小到0.6um甚至更小，这导致在芯片的边缘区域会存在散焦的问题，进而会对cis器件的性能造成不利影响。
34.基于此，本公开实施例提供了一种半导体版图的设计方法，该半导体版图被划分为中心区域和边缘区域，该半导体版图包括掩膜层和衬底层，掩膜层包括多个单元曝光图案，衬底层包括隔离区和多个有源区，该方法包括：对掩膜层的单元曝光图案的面积进行调整，和/或，对衬底层的有源区的面积和隔离区的面积进行调整，以在根据掩膜层进行曝光处理形成掩膜图案时，边缘区域和中心区域均满足预设曝光效果。这样，本公开实施例通过对掩膜层和/或衬底层进行设计改进，重新调整版图的布局、尺寸等，使得散焦问题得以改善，并改善了中心区域和边缘区域的曝光均匀性，使得中心区域和边缘区域的曝光效果基本均匀一致，进而还能够提高曝光制程的工艺窗口，有利于工艺流程的实现，最终还可以提升cis器件的性能和产品良率。
35.下面将结合附图对本公开各实施例进行详细说明。
36.本公开的一实施例中，参见图5，其示出了本公开实施例提供的一种半导体版图的设计方法的流程示意图，如图5所示，该方法可以包括：s301：对掩膜层的单元曝光图案的面积进行调整，和/或，对衬底层的有源区的面积和隔离区的面积进行调整，以在根据掩膜层进行曝光处理形成掩膜图案时，边缘区域和中心区域均满足预设曝光效果。
37.需要说明的是，本公开实施例所提供的方法主要应用于小pitch（如节距尺寸小于1um）的网格状版图的设计，应用于cis器件的前期工序中，具体可以是前照式（fsi）cmos图像传感器。通过对半导体版图进行调整，保证在进行曝光处理时，芯片的边缘区域被曝开，达到所需的曝光效果，改善散焦缺陷。
38.图6和图7示出一种常规的半导体版图的形成过程示意图。其中，图6为本公开实施例提供的一种衬底层40的示意图一，图7为在图6的基础上，形成掩膜层50后所得半导体版图的示意图一。在图7以及后续附图中，将半导体版图用标号60示出，将不再赘述。
39.如图6所示，该衬底层40包括有源区401和隔离区402以及其它部分，隔离区402将衬底层40划分成多个有源区401，且多个有源区401呈阵列排布。在本公开实施例的附图中，多个有源区401沿相互垂直的第一方向和第二方向呈规则的阵列排布，但是第一方向和第二方向的夹角也可以不为90
°
，而是不平行的其它角度，相邻两行的有源区401也可以错位排列，这里仅以图示为例，但是不作任何限定。
40.在本公开实施例中，在根据半导体版图的衬底层40形成真实芯片的衬底时，衬底通常可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料，例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等，对此不作具体限定，这里以硅衬底为例。通常，衬底可以通过浅槽隔离结构（shallow trench isolation，sti）进行绝缘隔离，以将衬底划分成多个有源区；其中，sti的材料可以为氧化硅等绝缘的氧化物。
41.也就是说，在本实施例中，对于半导体版图对应的实际半导体结构，衬底层40对应芯片的衬底，衬底层40中的有源区401对应衬底中的有源区，衬底层40中的隔离区402可以对应衬底中的sti（或者也可以是其它类型的隔离结构，这里仅以sti为例）。
42.在本公开实施例的附图中，均只示出了半导体版图的一部分（图6及后续附图中，主要示出右上角部分），为了能够对本公开实施例的方案进行清晰的描述，仅以最外围5圈的单元曝光图案403对应的位置作为半导体版图的边缘区域，最外围5圈的单元曝光图案403以内的位置作为半导体版图的中心区域为例。可以理解，边缘区域也可以是指最外围的2-20圈的单元曝光图案403对应的位置，或者也可以是其它的圈数的单元曝光图案403对应的位置，具体可以结合实际芯片设计中的需求以及工艺等因素确定，这里不做任何限定。
43.如图6和图7所示，对于这种常规的设计，在衬底40中，有源区401在衬底40的中心区域和边缘区域的分布都是均匀一致的，隔离区402在衬底的中心区域和边缘区域的分布也是均匀一致的；在掩膜层50中，单元曝光图案403在中心区域和边缘区域的分布也是均匀一致的。
44.当根据该半导体版图制备半导体结构时，首先提供衬底，并根据衬底层40在衬底中对应形成有源区和sti，然后在衬底上方形成一层光阻（通常为光阻，但是也可以是其它掩膜材料，这里不作具体限定，仅以光阻为例进行说明），然后根据掩膜层50进行曝光处理，从而将掩膜层50的图案形成在光阻中，得到具有掩膜图案的光阻。对于1um以下的小节距网格状版图，在曝光过程中，边缘区域会存在散焦问题（参照图4），导致边缘区域的进光量小，实际得到的图案并不符合预期，器件存在缺陷，而存在缺陷的器件无法正常流片。可以理解，图7与图3是同一半导体版图，只是图7示出的是左上角，图3示出的是左下角。
45.因此，针对这种常规设计存在的缺陷，本公开实施例通过对半导体版图进行调整，提供了新的设计方案，以改善散焦的问题。
46.需要说明的是，在本公开实施例中，半导体版图被划分为中心区域和边缘区域，半导体版图包括掩膜层50和衬底层40。对半导体版图的调整包括对掩膜层50的调整和/或对衬底层40的调整，使得在进行曝光处理时，边缘区域可以与中心区域达到相同的曝光效果，改善边缘区域的散焦缺陷，满足设计需求。
47.接下来，针对掩膜层50的调整方案进行详细说明。
48.在一些实施例中，对掩膜层50的单元曝光图案403的面积进行调整，可以包括：对位于边缘区域的曝光区4032和保留区4031的面积进行调整，使得位于边缘区域的曝光区4032的面积大于位于中心区域的曝光区4032的面积。
49.需要说明的是，本公开实施例提供的掩膜层50通常呈网格状，如图7所示，掩膜层50由多个单元曝光图案403组成，每个单元曝光图案403包括曝光区4032和保留区4031，其中，在对半导体结构中的光阻进行曝光处理时，保留区4031对应位置的光阻在曝光处理后被保留，曝光区4032对应位置的光阻在曝光处理后被去除，从而经过曝光处理，光阻具有掩
膜图案。
50.可以看出，保留区4031环绕曝光区4032，在本公开实施例中，掩膜层50沿相互垂直的第一方向和第二方向呈规则的阵列网格状，但是也可以随衬底层40的排布变化，掩膜层50的排布发生对应的变化，这里不作具体限定。
51.可以理解，这里的保留区4031包括4条边，相邻的单元曝光图案403共用保留区4031的1条边。
52.从前述可以看出，边缘区域的曝光区4032的进光量小，从而导致发生散焦缺陷。那么可以将边缘区域的曝光区4032的面积增大，进而增加边缘区域的进光量，使得在进行曝光处理时，边缘区域也可以被爆开，从而达到与中心区域相同的曝光效果（称作预设曝光效果），以改善散焦缺陷。
53.这里，预设曝光效果可以是指在曝光所得的掩膜图案中，中心区域和边缘区域的光阻线条宽度、空白区域宽度和光阻节距尺寸均基本相同，或者满足允许的误差范围，或者，是指空白区域宽度的尺寸满足误差范围内的一致。
54.在一种实现方式中，对位于边缘区域的曝光区4032和保留区4031的面积进行调整，可以包括：在位于边缘区域的单元曝光图案403内，将曝光区4032的面积从初始曝光面积增大至目标曝光面积；以及将保留区4031的面积从初始掩膜面积减小至目标掩膜面积；以使得位于边缘区域的曝光区4032的面积大于位于中心区域的曝光区4032的面积。
55.需要说明的是，图8为在图6的基础上，本公开实施例提供的一种半导体版图的示意图二。如图8所示，在这种实现方式中，为了增大位于边缘区域的曝光区4032的面积，采取的方案是单元曝光图案403的基本布局不变，使保留区4031变细，从而保留区4031之间的曝光区4032宽度会增加，从而曝光区4032的面积会增大。
56.具体来说，将曝光区的面积从初始曝光面积增大至目标曝光面积；以及将保留区的面积从初始掩膜面积减小至目标掩膜面积，可以包括：将曝光区的宽度从初始曝光区域宽度增大至第一曝光区域宽度，以及将保留区的宽度从初始掩膜宽度减小至第一掩膜宽度；其中，将曝光区的宽度增大的范围和将保留区的宽度减小的范围为：5~100纳米。
57.作为示例，如图8所示，单元曝光图案403的轮廓和曝光区4032的轮廓均为正方形。对于位于中心区域的单元曝光图案403，其具有与常规设计中的单元曝光图案相同的尺寸信息：掩膜宽度为初始掩膜宽度l0（其值可以为200~1800nm左右），曝光区域宽度为初始曝光区域宽度s0（其值可以为50nm~500nm左右），节距尺寸为初始节距尺寸。其中，单元曝光图案403的面积为初始图案面积：，曝光区4032的面积为初始曝光面积：，保留区4031的面积为初始掩膜面积：。
58.对于位于边缘区域的单元曝光图案403，经过调整，其具有与常规设计中的单元曝光图案403不同的尺寸信息：掩膜宽度为第一掩膜宽度l1，且第一掩膜宽度l1小于初始掩膜宽度l0（约小5~100nm左右）；曝光区域宽度为第一曝光区域宽度s1，且第一曝光区域宽度s1大于初始曝光区域宽度s0（约大5~100nm左右）；节距尺寸为第一节距尺寸。其中，单元曝光图案403的面积为目标图案面积：，曝光区4032的面积为目标曝光面
积：，保留区4031的面积为目标掩膜面积：。
59.可以看出，经过调整之后，位于边缘区域的曝光区4032的面积大于位于中心区域的曝光区4032的面积，也就是说，这时候，保留区4031的位置不变，只是把保留区4031的宽度变窄，从而保留区4031之间的曝光区4032的面积会变大。从而能够在进行曝光处理时，增加边缘区域的进光量，使得边缘区域也能够被曝开，达到与中心区域基本一致的曝光效果，改善散焦缺陷。
60.另外，在图8中，是将曝光区4032的四条边的边长都增大，还可以通过只增加其中相邻或者相对的两条边的边长等方式来增加曝光区4032的面积，可以理解，单元曝光图案403的布局不变，保留区4031的面积自然随之减小。或者，单元曝光图案403和曝光区4032的形状也可以为长方形、平行四边形或者其它形状等，单元曝光图案403和曝光区4032可以具有相同或者不同的形状，这时候仍然可以通过对曝光区4032进行调整以增大曝光区4032的面积，以改善散焦缺陷，具体调整方式不再赘述。
61.在另一种实现方式中，对位于边缘区域的曝光区4032和保留区4031的面积进行调整，可以包括：将位于边缘区域的保留区4031的宽度从初始掩膜宽度增大至目标掩膜宽度；以及，将位于边缘区域的曝光区4032的宽度从初始曝光区域宽度增大至目标曝光区域宽度；以使得位于边缘区域的曝光区4032的面积大于位于中心区域的曝光区4032的面积；其中，保留区4031的宽度为位于相邻两个曝光区4032之间的保留区4031的宽度。
62.需要说明的是，图9为在图6的基础上，本公开实施例提供的一种半导体版图的示意图三。如图9所示，在这种实现方式中，为了增大位于边缘区域的曝光区4032的面积，将曝光区4032的尺寸和保留区4031的尺寸均增大，也能够实现增大曝光区4032的面积，以改善散焦缺陷。
63.作为示例，如图9所示，单元曝光图案403的轮廓和曝光区4032的轮廓均为正方形。对于位于中心区域的单元曝光图案403，其具有与常规设计中的单元曝光图案403相同的尺寸信息，这里不再赘述。
64.对于位于边缘区域的单元曝光图案403，经过调整，其具有与常规设计中的单元曝光图案403不同的尺寸信息：掩膜宽度为目标掩膜宽度l2，且目标掩膜宽度l2大于初始掩膜宽度l0；曝光区域宽度为目标曝光区域宽度s2，且目标曝光区域宽度s2大于初始曝光区域宽度s0（这里s2相比s0增大的范围也可以为5~100nm左右）；节距尺寸为目标节距尺寸，可以理解，目标节距尺寸p2也大于初始节距尺寸p0。其中，单元曝光图案403的面积为：，曝光区4032的面积为：，保留区4031的面积为：。
65.可以看出，在这种实现方式中，经过调整之后，不仅是位于边缘区域的曝光区4032的面积大于位于中心区域的曝光区4032的面积，而且位于边缘区域的保留区4031的面积也大于位于中心区域的保留区4031的面积，可以理解，位于边缘区域的单元曝光图案403的面积也大于位于中心区域的单元曝光图案403的面积。从而能够在进行曝光处理时，也能够增加边缘区域的进光量，使得边缘区域能够被曝开，达到与中心区域基本一致的曝光效果，改善散焦缺陷。
66.另外，在图9中，是将曝光区4032的四条边的边长都增大，还可以通过只增加其中相邻或者相对的两条边的边长等方式来增加曝光区4032的面积，对于保留区4031也是同理。或者，单元曝光图案403和曝光区4032的形状也可以为长方形、平行四边形或者其它形状等，单元曝光图案403和曝光区4032可以具有相同或者不同的形状，这时候仍然可以通过对曝光区4032和保留区4031进行调整以增大曝光区4032的面积，以改善散焦缺陷，具体方式不再赘述。
67.还需要说明的是，对于图8或者图9所示的实现方式，在将曝光区4032的面积增大时，可以是将曝光区4032的曝光区域宽度增加5-100nm左右，边缘区域作为半导体版图的冗余（dummy）部分。其中，半导体结构中的光阻可以为厚光阻。
68.可见，在对掩膜层50进行改进时，可以通过将保留区4031的宽度变细的方式来实现增大曝光区4032的面积，也可以是将曝光区4032的宽度和保留区4031的宽度均增大的方式来实现增大曝光区4032的面积。
69.这样，本公开实施例通过对掩膜层50进行调整，增大了位于边缘区域的曝光区4032的面积，从而能够增加边缘区域的进光量，使得在进行曝光处理时，边缘区域和中心区域能够达到基本一致的曝光效果，从而改善散焦缺陷。
70.进一步地，在半导体结构的衬底中，有源区的材料通常为硅，sti的材料通常为氧化硅，查阅资料可知，在不同的波长范围内，硅对光的反射率通常在30%~40%之间；同时，在不同的波长范围内，氧化硅对光的反射率基本都在70%以上。可见，氧化硅对光的反射能力大于硅对光的反射能力。而曝光的过程是在光的照射下，光阻中的分子发生化学反应，显影之后留下图形，材料对光的反射能力越强，光被反射到光阻上的就越多，从而显影后留下的光阻就越细；反之，材料对光的反射能力越弱，光被反射到光阻上的就越少，从而显影之后留下的光阻就越粗。
71.基于不同材料对光的反射效果不同的特性，本公开实施例还可以通过对衬底层40的设计进行调整，以满足曝光效果。
72.接下来，针对衬底层40的调整方案进行详细说明。
73.在一些实施例中，对衬底层40的有源区401的面积和隔离区402的面积进行调整，可以包括：将隔离区402的面积从初始隔离面积增大至目标隔离面积；以及将多个有源区401的面积从初始有源面积减小至目标有源面积，以使得衬底层40中的隔离区402的面积和多个有源区401的面积的比例大于预设值。
74.需要说明的是，本公开实施例可以增加衬底层40中隔离区402所占的比例，这样，由于在半导体结构中，隔离区402对应的sti对光的反射能力大于有源区对光的反射能力，使得在进行曝光时，在边缘区域，由于sti的占比增多，能够反射更多的光到光阻，保留下的光阻相较于常规设计变细，从而边缘区域也能够成功被曝开，满足曝光效果。
75.还需要说明的是，初始隔离面积是指常规设计（如图6）的半导体版图中的隔离区402的总面积，初始有源面积是指常规设计的半导体版图中的多个有源区401的总面积。
76.这里，可以在实际曝光环境下进行测试，确定一个预设值，该预设值为使得边缘区域达到与中心区域基本一致的曝光效果时，衬底层40中隔离区402的面积和多个有源区401的面积的比例。
77.还需要说明的是，对衬底层40的调整可以是仅对边缘区域的调整或者是对衬底层40整体的调整。
78.在一种实现方式中，在衬底层40的边缘区域，衬底层40只包括隔离区402。
79.需要说明的是，图10为本公开实施例提供的一种衬底层40的示意图二。如图10所示，与图6相比，衬底40的中心区域仍维持与常规设计相同的布局方式，但是在衬底40的边缘区域，不再包括有源区401，而是只包括隔离区402，从而增加了衬底40中隔离区402的占比。图11为在图10的基础上，本公开实施例提供的一种半导体版图的示意图四，图11所示的掩膜层50与常规设计中的掩膜层50具有相同的结构。
80.这样，在这种实现方式中，掩膜层50不变，而是将衬底层40的边缘区域全部设置成隔离层402。从而在进行曝光处理时，中心区域维持与常规设计相同的曝光效果，而在边缘区域，由于sti对光的反射性较强，从而sti能够反射更多的光，使得光阻被去除得多，留下来的光阻则相较于常规设计中的边缘区域留下来的光阻更细，边缘区域可以达到基本与中心区域相同的曝光效果，边缘区域得到被曝开，改善了散焦缺陷。
81.在另一种实现方式中，将隔离区402的面积从初始隔离面积增大至目标隔离面积；以及将多个有源区401的面积从初始有源面积减小至目标有源面积，可以包括：将有源区401的宽度从初始有源宽度减小至目标有源宽度；将隔离区402的宽度从初始隔离宽度增大至目标隔离宽度；其中，隔离区402的宽度为相邻两个有源区401之间的隔离区的宽度。
82.需要说明的是，如图6所示，在本公开实施例中，以有源区401呈规则阵列排布的正方形为例进行说明，可以理解，有源区也可以是其它形状或者其它排列方式，对此不作任何限定。
83.在图6所示的常规设置方式中，将有源区401的宽度（或称边长）记作初始有源宽度a0，以相邻的有源区401之间的隔离区402的宽度作为隔离区的初始隔离宽度h0。
84.参见图12，其示出了本公开实施例提供的一种衬底层的示意图三，其为对有源区401和隔离区402均进行调整后所得衬底层40的示意图，图13为在图12的基础上，本公开实施例提供的一种半导体版图的示意图五。如图12所示，在这种实现方式中，对衬底层40中的隔离区402和有源区401均进行调整，具体来说，减小有源区401的宽度并增加隔离区402的宽度。其中，将有源区401的宽度（或称边长）记作目标有源宽度a1，且目标有源宽度a1小于初始有源宽度a0；将相邻的有源区401之间的隔离区402的宽度作为目标隔离宽度h1，且目标隔离宽度h1大于初始隔离宽度h0。可以理解，也可以用面积或者其余合适的度量单位作为衡量有源区和隔离区尺寸的单位，这里不作具体限定。
85.这样，在隔离区402的面积和多个有源区401的面积的总和不变的情况下，将单个有源区401的面积减小，同时，隔离区402的面积自然增大，从而利用sti对光的反射能力大于有源区对光的反射能力的特性，也能够保证边缘区域被成功曝光，达到所需的曝光效果。
86.另外，有源区401也可能为长方形、平行四边形或者其它形状，这时候，以相似的方式对其进行尺寸调整即可，这里不再赘述。
87.也就是说，在对衬底层40进行改进，以增加隔离区402的面积占比时，可以是中心区域维持原状，边缘区域全部设置成隔离区402；也可以是，对衬底层40中的有源区401和隔离区402整体进行调整，通过减小每一个有源区401的面积、增加隔离区402的面积达到增加
隔离区402的面积占比的目的。
88.进一步地，前述分别提出了针对衬底层40或者针对掩膜层50的改进方式，单独针对衬底层40或者掩膜层50还可以包括多种不同的实现方式。在实际中，可以仅选择针对衬底层40的一种或者多种改进的实现方式，或者仅选择针对掩膜层50的一种或者多种改进的实现方式，或者还可以同时选择针对衬底层40的一种或者多种改进的实现方式和针对掩膜层50的一种或者多种改进的实现方式，对此不作任何限定。
89.简言之，本公开实施例提供了一种半导体版图设计方法，在一种实现方式中，其包括：在器件边缘区域存在比器件中心区域space（即曝光区）大的区域；其具体实施方案包括但不限于：（1）增加pitch size；（2）增加space cd；（3）扩大space面积。其中，增加pitch size是指同时增大space和line cd，增加space是指仅增加space cd。可以理解，（1）和（2）实质上仍是扩大space面积。在另一种实现方式中，其包括：在器件边缘存在大面积sti区域；其具体实施方案包括但不限于：（1）增加sti区域的面积；2）减小aa（active area，即有源区）的面积。其中，在总面积不变的情况下，aa面积减小必然sti面积增大；在整体布局不变的情况下，把sti尺寸增大，aa尺寸减小仍然能够达到改善散焦的效果。
90.这样，本公开实施例能够改善散焦缺陷，提升了ph制程的工艺窗口（window），并使得工艺过程的流片能够正常进行，进而能够提升器件性能和产品良率。
91.本公开的另一实施例中，在前述设计方法的基础上，本公开实施例还提供了一种半导体版图，该半导体版图是根据前述实施例提供的设计方法设计得到的任意一种半导体版图。
92.在一些实施例中，半导体版图被划分为中心区域和边缘区域，半导体版图包括掩膜层和衬底层，掩膜层包括多个单元曝光图案，掩膜层呈网格状，单元曝光图案包括曝光区和保留区，且保留区呈环状围绕曝光区，衬底层包括隔离区和多个有源区，其中：在掩膜层中，位于边缘区域的曝光区的面积大于位于中心区域的曝光区的面积；和/或，在衬底层中，衬底层中的隔离区的面积和多个有源区的面积的比例大于预设值。
93.如图8所示，在一些实施例中，位于边缘区域的曝光区4032的面积为目标曝光面积，位于中心区域的曝光区4032的面积为初始曝光面积，位于边缘区域的保留区4031的面积为目标掩膜面积，位于中心区域的保留区4031的面积为初始掩膜面积；其中：目标曝光面积大于初始曝光面积，目标掩膜面积小于初始掩膜面积。
94.需要说明的，以图8所示为例，“目标曝光面积大于初始曝光面积”的具体实现方式可以是使边缘区域的保留区4031的宽度相对中心区域的保留区4031的宽度变细，从而边缘区域的保留区4031之间的曝光区4032宽度变大，面积变大。
95.具体来说，位于边缘区域的保留区的宽度为第一掩膜宽度，位于中心区域的保留区的宽度为初始掩膜宽度，位于边缘区域的曝光区的宽度为第一曝光区域宽度，位于中心区域的曝光区的宽度为初始曝光区域宽度；其中：第一掩膜宽度小于初始掩膜宽度，且第一曝光区域宽度大于初始曝光区域宽度；其中，第一掩膜宽度比初始掩膜宽度小的范围和第一曝光区域宽度比初始曝光区域宽度大的范围为：5~100纳米。
96.其中，初始曝光面积为：，目标曝光面积为：，初始掩膜面积为：
cd，加大进光量，从而能曝开芯片边缘。方案二（图10、图11、图12和图13）：芯片边缘在sti上，利用sti对光反射较强，从而能曝开芯片边缘。本公开实施例能够消除芯片边缘的缺陷，并提升ph制程的工艺窗口。
108.以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
109.需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
110.上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
111.本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
112.本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
113.本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
114.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

技术特征：
1.一种半导体版图的设计方法，其特征在于，所述半导体版图被划分为中心区域和边缘区域，所述半导体版图包括掩膜层和衬底层，所述掩膜层包括多个单元曝光图案，所述衬底层包括隔离区和多个有源区，所述方法包括：对所述掩膜层的单元曝光图案的面积进行调整，和/或，对所述衬底层的有源区的面积和隔离区的面积进行调整，以在根据所述掩膜层进行曝光处理形成掩膜图案时，所述边缘区域和所述中心区域均满足预设曝光效果。2.根据权利要求1所述的方法，其特征在于，所述掩膜层呈网格状，所述单元曝光图案包括曝光区和保留区，且所述保留区呈环状围绕所述曝光区；对所述掩膜层的单元曝光图案的面积进行调整，包括：对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。3.根据权利要求2所述的方法，其特征在于，对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，包括：在位于所述边缘区域的所述单元曝光图案内，将所述曝光区的面积从初始曝光面积增大至目标曝光面积；以及将所述保留区的面积从初始掩膜面积减小至目标掩膜面积；以使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。4.根据权利要求3所述的方法，其特征在于，将所述曝光区的面积从初始曝光面积增大至目标曝光面积；以及将所述保留区的面积从初始掩膜面积减小至目标掩膜面积，包括：将所述曝光区的宽度从初始曝光区域宽度增大至第一曝光区域宽度，以及将所述保留区的宽度从初始掩膜宽度减小至第一掩膜宽度；其中，将所述曝光区的宽度增大的范围和将所述保留区的宽度减小的范围为：5~100纳米。5.根据权利要求2所述的方法，其特征在于，对位于所述边缘区域的所述曝光区和所述保留区的面积进行调整，包括：将位于所述边缘区域的所述保留区的宽度从初始掩膜宽度增大至目标掩膜宽度；以及，将位于所述边缘区域的所述曝光区的宽度从初始曝光区域宽度增大至目标曝光区域宽度；以使得位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积。6.根据权利要求1所述的方法，其特征在于，对所述衬底层的有源区的面积和隔离区的面积进行调整，包括：将所述隔离区的面积从初始隔离面积增大至目标隔离面积；以及将所述多个有源区的面积从初始有源面积减小至目标有源面积，以使得所述衬底层中的所述隔离区的面积和所述多个有源区的面积的比例大于预设值。7.根据权利要求6所述的方法，其特征在于，在所述衬底层的边缘区域，所述衬底层只包括隔离区。8.根据权利要求6所述的方法，其特征在于，所述隔离区将所述衬底层划分为所述多个有源区；将所述隔离区的面积从初始隔离面积增大至目标隔离面积；以及将所述多个有源区的面积从初始有源面积减小至目标有源面积，包括：将所述有源区的宽度从初始有源宽度减小至目标有源宽度；
将所述隔离区的宽度从初始隔离宽度增大至目标隔离宽度；其中，所述隔离区的宽度为相邻两个有源区之间的隔离区的宽度。9.一种半导体版图，其特征在于，所述半导体版图被划分为中心区域和边缘区域，所述半导体版图包括掩膜层和衬底层，所述掩膜层包括多个单元曝光图案，所述掩膜层呈网格状，所述单元曝光图案包括曝光区和保留区，且所述保留区呈环状围绕所述曝光区，所述衬底层包括隔离区和多个有源区，其中：在所述掩膜层中，位于所述边缘区域的所述曝光区的面积大于位于所述中心区域的所述曝光区的面积；和/或，在所述衬底层中，所述衬底层中的所述隔离区的面积和所述多个有源区的面积的比例大于预设值。10.根据权利要求9所述的半导体版图，其特征在于，位于所述边缘区域的所述曝光区的面积为目标曝光面积，位于所述中心区域的所述曝光区的面积为初始曝光面积，位于所述边缘区域的所述保留区的面积为目标掩膜面积，位于所述中心区域的所述保留区的面积为初始掩膜面积；其中：所述目标曝光面积大于所述初始曝光面积，所述目标掩膜面积小于所述初始掩膜面积。11.根据权利要求10所述的半导体版图，其特征在于，位于所述边缘区域的所述保留区的宽度为第一掩膜宽度，位于所述中心区域的所述保留区的宽度为初始掩膜宽度，位于所述边缘区域的所述曝光区的宽度为第一曝光区域宽度，位于所述中心区域的所述曝光区的宽度为初始曝光区域宽度；其中：所述第一掩膜宽度小于所述初始掩膜宽度，且所述第一曝光区域宽度大于所述初始曝光区域宽度；其中，所述第一掩膜宽度比所述初始掩膜宽度小的范围和所述第一曝光区域宽度比所述初始曝光区域宽度大的范围为：5~100纳米。12.根据权利要求9所述的半导体版图，其特征在于，位于所述边缘区域的所述保留区的宽度为目标掩膜宽度，位于所述中心区域的所述保留区的宽度为初始掩膜宽度，位于所述边缘区域的所述曝光区的宽度为目标曝光区域宽度，位于所述中心区域的所述曝光区的宽度为初始曝光区域宽度；其中：所述目标掩膜宽度大于所述初始掩膜宽度，且所述目标曝光区域宽度大于所述初始曝光区域宽度。13.根据权利要求9所述的半导体版图，其特征在于，在所述衬底层的边缘区域，所述衬底层只包括隔离区。14.根据权利要求9所述的半导体版图，其特征在于，位于所述衬底层的中心区域和边缘区域的所述有源区的宽度均为目标有源宽度，位于所述衬底层的中心区域和边缘区域的所述隔离区的宽度均为目标隔离宽度；其中：所述目标有源宽度小于初始有源宽度，所述目标隔离宽度大于初始隔离宽度；其中，所述隔离区的宽度为相邻两个有源区之间的隔离区的宽度。

技术总结
本公开实施例提供了一种半导体版图的设计方法和半导体版图。该半导体版图被划分为中心区域和边缘区域，该半导体版图包括掩膜层和衬底层，掩膜层包括多个单元曝光图案，衬底层包括隔离区和多个有源区，该方法包括：对掩膜层的单元曝光图案的面积进行调整，和/或，对衬底层的有源区的面积和隔离区的面积进行调整，以在根据掩膜层进行曝光处理形成掩膜图案时，边缘区域和中心区域均满足预设曝光效果。这样，本公开实施例能够改善曝光处理时的散焦缺陷，还能够提升曝光制程的工艺窗口。还能够提升曝光制程的工艺窗口。还能够提升曝光制程的工艺窗口。


技术研发人员：李赟
受保护的技术使用者：湖北江城芯片中试服务有限公司
技术研发日：2023.07.12
技术公布日：2023/8/28