模拟前端电路和包括其的通信系统的制作方法

模拟前端电路和包括其的通信系统
1.相关申请的交叉引用
2.本技术要求于2022年2月24日提交的第63/313,383号美国临时专利申请和于2022年4月20日提交的第17/725,392号美国非临时专利申请的优先权和权益，该美国临时专利申请和该美国非临时专利申请的全部内容通过引用并入本文中。
技术领域
3.本技术总体涉及连续时间线性均衡(ctle)反馈电路，并且更具体地涉及用于可调直流(dc)增益和中频带校正的ctle反馈。


背景技术：

4.通常被称为串行器/解串器(serdes)的高速串行链路被广泛用作诸如电子显示器的电子装置中的接口。随着越来越多的数据量通过这样的高速串行链路发送(例如，由于增加的显示分辨率、颜色深度和/或刷新率)，接口速度也相应地增加。随着速度的增加，接口的通信接收器的功率和硅面积也随之增加。
5.背景技术部分中的上述信息仅用于增强对技术的背景的理解，并且因此不应被解释为承认现有技术的存在或相关性。


技术实现要素：

6.提供该概述是为了介绍本公开的实施例的特征和概念的选择，这些特征和概念将在详细描述中在下面进一步描述。该概述不旨在识别要求保护的主题的关键或基本特征，也不旨在用于限制要求保护的主题的范围。描述的特征中的一个或多个可以与一个或多个其它描述的特征组合以提供可工作的装置。
7.本公开的示例实施例的方面涉及用于可调dc增益和中频带校正的连续时间线性均衡(ctle)反馈。
8.在一个或多个实施例中，模拟前端(afe)电路包括：连续时间线性均衡器(ctle)电路；跨阻放大器(tia)，连接到ctle电路；以及反馈电路，包括：第一晶体管，连接在反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在第一节点与第二节点之间，其中：反馈电路的第一输入连接到tia的第一输出；反馈电路的第二输入连接到tia的第二输出；反馈电路的第二输出连接到tia的第一输入；并且反馈电路的第一输出连接到tia的第二输入。
9.在一个或多个实施例中，反馈电路的第一输入通过第二可调电阻器连接到第一晶体管的栅端子；反馈电路的第二输入通过第三可调电阻器连接到第二晶体管的栅端子；第一电流源连接在第一节点与地之间；并且第二电流源连接在第二节点与地之间。
10.在一个或多个实施例中，反馈电路进一步包括：第一电容器，连接在第一晶体管的栅端子与地之间；以及第二电容器，连接在第二晶体管的栅端子与地之间，其中，第二可调
电阻器、第三可调电阻器、第一电容器和第二电容器被配置为降低afe电路的在高频处的反馈因子，以增强最大峰值。
11.在一个或多个实施例中，第一可调电阻器在500欧姆至3k欧姆之间，并且第二可调电阻器和第三可调电阻器在500欧姆至4k欧姆之间。在一个或多个实施例中，第二可调电阻器和第三可调电阻器被配置为均衡afe电路的宽带频率响应。在一个或多个实施例中，第二可调电阻器和第三可调电阻器被配置为通过调整afe电路的频率响应中的零位置来调整afe电路的中频带频率响应。
12.在一个或多个实施例中，第一可调电阻器被配置为调整afe电路的dc增益。在一个或多个实施例中，tia的第二输入连接到ctle电路的第一输出；tia的第一输入连接到ctle电路的第二输出；tia的第一输出通过第四可调电阻器连接到tia的第一输入；并且tia的第二输出通过第五可调电阻器连接到tia的第二输入。
13.在一个或多个实施例中，第四可调电阻器和第五可调电阻器被配置为在所有频率上实现相同的增益改变；第三电容器连接在tia的第一输出与地之间；并且第四电容器连接在tia的第二输出与地之间。
14.在一个或多个实施例中，ctle电路包括：第三晶体管，连接在ctle电路的第一输出与连接到第三电流源的第三节点之间；第四晶体管，连接在ctle电路的第二输出与连接到第四电流源的第四节点之间；可调负反馈电阻器，耦接在第三节点与第四节点之间；负反馈电容器，耦接在第三节点与第四节点之间，其中：第三晶体管的栅端子和第四晶体管的栅端子连接到无源ctle电路；ctle电路的第一输出连接到反馈电路的第一输出和tia的第二输入；并且ctle电路的第二输出连接到反馈电路的第二输出和tia的第一输入。
15.在一个或多个实施例中，第三电流源连接在第三节点与地之间；并且第四电流源连接在第四节点与地之间。在一个或多个实施例中，afe电路的增益和升压通过调节可调负反馈电阻器和负反馈电容器来控制。在一个或多个实施例中，可调负反馈电阻器被配置为通过调整afe电路的频率响应中的零位置来调整afe电路的低频dc增益，并且其中，负反馈电容器被配置为调整afe电路的高频增益。
16.在一个或多个实施例中，afe电路进一步包括：第五晶体管，连接在电源与ctle电路的第一输出之间；第六晶体管，连接在电源与ctle电路的第二输出之间；以及共模反馈(cmfb)电路，连接到第五晶体管和第六晶体管的栅端子，其中：cmfb电路的输出端子连接到第五晶体管和第六晶体管的栅端子，cmfb电路的第一输入端子连接到ctle电路的第一输出；cmfb电路的第二输入端子连接到ctle电路的第二输出；并且cmfb电路的第三输入端子连接到参考电压。
17.在一个或多个实施例中，模拟前端(afe)电路包括：跨阻放大器(tia)；以及反馈电路，包括：第一晶体管，连接在反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在第一节点与第二节点之间，其中：反馈电路的第一输入连接到tia的第一输出；反馈电路的第二输入连接到tia的第二输出；反馈电路的第二输出连接到tia的第一输入；反馈电路的第一输出连接到tia的第二输入；反馈电路的第一输入通过第二可调电阻器连接到第一晶体管的栅端子；反馈电路的第二输入通过第三可调电阻器连接到第二晶体管的栅端子；tia的第一输出通过第四可调电阻器连接到tia的第一输入；并且tia的第二
输出通过第五可调电阻器连接到tia的第二输入。
18.在一个或多个实施例中，反馈电路进一步包括：第一电容器，连接在第一晶体管的栅端子与地之间；以及第二电容器，连接在第二晶体管的栅端子与地之间，其中：第一电流源连接在第一节点与地之间；第二电流源连接在第二节点与地之间；并且第二可调电阻器、第三可调电阻器、第一电容器和第二电容器被配置为降低afe电路的在高频处的反馈因子，以增强最大峰值。
19.在一个或多个实施例中，afe电路进一步包括连续时间线性均衡器(ctle)电路，ctle电路包括：第三晶体管，连接在ctle电路的第一输出与连接到第三电流源的第三节点之间；第四晶体管，连接在ctle电路的第二输出与连接到第四电流源的第四节点之间；可调负反馈电阻器，耦接在第三节点与第四节点之间；负反馈电容器，耦接在第三节点与第四节点之间，其中：第三晶体管的栅端子和第四晶体管的栅端子连接到无源ctle电路；ctle电路的第一输出连接到反馈电路的第一输出和tia的第二输入；ctle电路的第二输出连接到反馈电路的第二输出和tia的第一输入；第三电流源连接在第三节点与地之间；并且第四电流源连接在第四节点与地之间。在一个或多个实施例中，第三电容器连接在tia的第一输出与地之间；并且第四电容器连接在tia的第二输出与地之间。
20.在一个或多个实施例中，afe电路进一步包括：第五晶体管，连接在电源与ctle电路的第一输出之间；第六晶体管，连接在电源与ctle电路的第二输出之间；以及共模反馈(cmfb)电路，连接到第五晶体管和六晶体管的栅端子，其中：cmfb电路的输出端子连接到第五晶体管和第六晶体管的栅端子，cmfb电路的第一输入端子连接到ctle电路的第一输出；cmfb电路的第二输入端子连接到ctle电路的第二输出；并且cmfb电路的第三输入端子连接到参考电压。
21.在一个或多个实施例中，通信系统包括模拟前端(afe)电路。afe电路包括：连续时间线性均衡器(ctle)电路；跨阻放大器(tia)，连接在ctle电路的输出处；以及反馈电路，包括：第一晶体管，连接在反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在第一节点与第二节点之间，其中：反馈电路的第一输入连接到tia的第一输出；反馈电路的第二输入连接到tia的第二输出；反馈电路的第二输出连接到tia的第一输入；反馈电路的第一输出连接到tia的第二输入；反馈电路的第一输入通过第二可调电阻器连接到第一晶体管的栅端子；并且反馈电路的第二输入通过第三可调电阻器连接到第二晶体管的栅端子。
附图说明
22.本公开的一些示例实施例的这些和其它特征将参照说明书、权利要求和附图来领会和理解。
23.图1示出高速通信系统的简单框图。
24.图2示出基于跨阻放大器(tia)的模拟前端(afe)电路。
25.图3a和图3b示出图2的基于tia的afe电路的频率响应。
26.图4示出具有反馈的基于tia的afe电路。
27.图5a和图5b示出图4的具有反馈的基于tia的afe电路的频率响应。
28.通过参照下面的详细描述来最好地理解本公开的实施例的方面、特征和效果。除非另外说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，并且因此，将不重复对其的描述。在附图中，为了清楚起见，元件、层和区域的相对尺寸可以被夸大。
具体实施方式
29.下面结合附图阐述的详细描述被认为是根据本公开提供的用于可调直流(dc)增益和中频带校正的连续时间线性均衡(ctle)反馈的系统的一些示例实施例的描述，并且不旨在表示可以以其构建或利用本公开的唯一形式。该描述结合示出的实施例阐述本公开的特征。然而，应当理解的是，相同或等效的功能和结构可以通过也旨在涵盖在本公开的范围内的不同实施例来完成。如在本文中的别处所表示的，同样的附图标记旨在指示同样的元件或特征。
30.将理解的是，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应受到这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段区分开。因此，在本文中讨论的第一元件、部件、区域、层或区段可以被称为第二元件、部件、区域、层或区段，而不脱离本公开的范围。
31.为了易于描述，可以在本文中使用诸如“在
……
下面”、“在
……
下方”、“下”、“在
……
之下”、“在
……
上方”和“上”的空间相对术语来描述如在附图中所示出的一个元件或特征与另一元件或特征的关系。将理解的是，除了在附图中描绘的定向之外，这样的空间相对术语还旨在涵盖装置的在使用中或在操作中的不同定向。例如，如果附图中的装置被翻转，则描述为在其它元件或特征“下方”、“下面”或“之下”的元件将随之被定向在该其它元件或特征“上方”。因此，示例术语“在
……
下方”和“在
……
之下”可以涵盖上方和下方两个定向。装置可以以其它方式(例如，旋转90度或以其它定向)定向，并且本文中使用的空间相对描述语应被相应地解释。此外，还将理解的是，当层被称为“在”两个层“之间”时，它可以是该两个层之间的唯一层，或者也可以存在一个或多个居间层。
32.本文中使用的术语仅是出于描述特定实施例的目的，而并非旨在限制本公开。如本文中所使用的，术语“基本”、“约”以及相似术语被用作近似术语而不用作程度术语，并且旨在说明本领域普通技术人员将认识到的测量值或计算值的固有偏差。
33.如本文中所使用的，单数形式“一”也旨在包括复数形式，除非上下文另外明确地指示。将进一步理解的是，当术语“包括”和/或其变型在本说明书中使用时，指明陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。如在本文中所使用的，术语“和/或”包括关联所列项目中的一个或多个的任何组合和所有组合。当诸如
“……
中的至少一个”的表述在元件的列表之后时，修饰元件的整个列表并且不修饰列表的单个元件。此外，当描述本公开的实施例时，“可以”的使用指代“本公开的一个或多个实施例”。另外，术语“示例性”旨在指代示例或图示。如在本文中所使用的，术语“使用”及其变型可以分别被认为与术语“利用”及其变型同义。
34.将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”、“耦接到”另一元件或层或者“与”另一元件或层“相邻”时，它可以直接在该另一元件或层上、直接连接到、
直接耦接到该另一元件或层或者与该另一元件或层直接相邻，或者可以存在一个或多个居间元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”、“直接耦接到”或者“与”另一元件或层“紧邻”时，则不存在居间元件或层。
35.本文中叙述的任何数值范围旨在包括在叙述的范围内包含的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括叙述的最小值1.0与叙述的最大值10.0之间(并且包括叙述的最小值1.0和叙述的最大值10.0)的所有子范围，也就是说，子范围具有等于或大于1.0的最小值以及等于或小于10.0的最大值，诸如以2.4至7.6为例。本文中叙述的任何最大数值限制旨在包括其中包含的所有较低数值限制，并且本说明书中叙述的任何最小数值限制旨在包括其中包含的所有较高数值限制。
36.在一些实施例中，本公开的方法和系统的不同实施例的一个或多个输出可以发送到耦接到或具有显示装置的电子装置，该显示装置用于显示本公开的方法和系统的不同实施例的一个或多个输出或关于一个或多个输出的信息。
37.本文中描述的根据本公开的实施例的电子装置或电气装置和/或任何其它相关装置或部件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种部件可以形成在一个集成电路(ic)芯片上或形成在单独的ic芯片上。此外，这些装置的各种部件可以实现在柔性印刷电路膜、载带封装(tcp)、印刷电路板(pcb)上，或形成在一个基板上。此外，这些装置的各种部件可以是在一个或多个计算装置中的一个或多个处理器上运行的执行计算机程序指令并与其它系统部件交互从而执行本文中描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可以实现在使用诸如以随机存取存储器(ram)为例的标准存储器装置的计算装置中。计算机程序指令也可以存储在诸如以cd-rom或闪存驱动器等为例的其它非暂时性计算机可读介质中。另外，本领域技术人员应该认识到的是，各种计算装置的功能可以组合或集成到单个计算装置中，或者特定计算装置的功能可以跨一个或多个其它计算装置分布，而不脱离本公开的示例性实施例的精神和范围。
38.通常被称为串行器/解串器(serdes)的高速串行链路广泛用作诸如电子显示器的电子装置中的接口。随着越来越多的数据量通过这样的高速串行链路发送(例如，由于增加的显示分辨率、颜色深度和/或刷新率)，接口速度也相应地增加。随着速度的增加，接口的通信接收器的功率和硅面积也随之增加。高速serdes可能在高速操作、均衡方法、功耗、面积等方面遇到许多挑战。例如，对于具有在集成电路(ic)中集成的数百条线路的serdes应用，功耗可能是维持高性能的重要因素。
39.高速数字(hsd)ic可以用在具有位于发送器与接收器之间的有损信道的、以高数据速率限定的serdes电路中。在这样的serdes电路中接收到的数据可能失真，并且可能需要在使用前重构(例如，均衡)。
40.为了恢复在通过有损和色散信道的传播期间失真的信号的目的，判决反馈均衡器(dfe)电路可以用在高速无线数据通信系统中。
41.例如，图1示出高速通信系统的简单框图。图1的通信系统包括发送器10、接收器20以及用于发送器10与接收器20之间的数据通信的信道30。接收器20包括模拟前端(afe)21、dfe 22和接收器逻辑23。
42.模拟前端(afe)(例如，afe 21)电路可以是单级电路，并将可变增益放大(vga)和
线性均衡器(leq)功能两者包含在其中。afe中的缓存器驱动dfe(例如，dfe 22)输入级，并且缓存器输出由共模反馈控制以控制用于dfe输入级的共模。afe可以不仅在均衡方面而且在鲁棒性和功率方面发挥重要作用。这可以通过简单且最小的构造的级来实现。在高速应用(例如，28gbps或更高)的情况下，使用差分对电路增加偏置电流在特定最佳偏置之后可能不是有用的，因为差分对的输出阻抗可能因增加偏置电流而劣化。因此，即使差分对的跨导将随着较高的电流而提高，afe也可能不获得足够的增益。因为在低电源电压处需要大的装置尺寸，所以也使带宽劣化。
43.高速跨阻放大器(tia)电路可以在高速应用中是可期望的以提高高频带宽。本公开的一个或多个实施例包括具有反馈的单级的基于tia的leq。afe可以驱动存在连接的若干数据和错误dfe限幅器电路的dfe输入级。tia将重载电容解耦并改善高频响应。
44.图2示出基于tia的afe电路。例如，图2示出基于tia的afe电路100(在下文中，也被称为afe电路)。图2的afe电路100包括：共模反馈(cmfb)电路110；无源连续时间线性均衡器(ctle)电路120；输入级差分对130(在下文中，也被称为差分对)，包括两个n型金属氧化物半导体(nmos)晶体管131和132；负反馈电阻器(rs)133(例如，可变电阻器或可调电阻器)和负反馈电容器(cs)134；两个电流源(i1)135和136；两个p型金属氧化物半导体(pmos)晶体管141和142；高速跨阻放大器(tia)150；两个可变(或可调)反馈电阻器(rf)151和152；以及两个电容器(c
l
)161和162。
45.在一个或多个实施例中，差分对130、无源ctle电路120、负反馈电阻器(rs)133(例如，可变电阻器)、负反馈电容器(cs)134、第一电流源(i1)135和第二电流源(i1)136可以一起被称为ctle电路170。
46.ctle电路可以用于均衡在serdes电路的接收器端处接收到的数据。ctle是可以位于接收器处以用于衰减低频信号分量、放大奈奎斯特频率周围的分量并滤除较高频率的线性滤波器。ctle增益可以被调整，以优化低频衰减与高频放大的比率。
47.cmfb电路110的两个输入端子可以连接到ctle电路170的两个输出端子137和138。cmfb电路110的第三输入端子可以接收参考电压v
ref
。在一个或多个实施例中，为了保持tia 150中的反相器电路在工艺、电压和温度(pvt)上适当地偏置，cmfb电路110的参考电压v
ref
可以由复制偏置块生成。在一个或多个实施例中，复制偏置块可以是tia 150的半电路，并且输入和输出可以短路以生成在pvt变化上最佳的参考偏置电压。在一个或多个实施例中，复制偏置块可以包括串联连接在电源与电流源之间的pmos晶体管和nmos晶体管。电流源可以进一步连接到地。例如，pmos晶体管可以连接在电源与nmos晶体管的第一电极之间，并且nmos晶体管可以连接在pmos晶体管的第二电极与电流源之间。电流源可以连接在nmos晶体管的第二电极与地之间。pmos晶体管和nmos晶体管的栅电极连接在一起。在复制偏置块中，输入和输出可以短路。
48.cmfb电路110的输出端子可以连接在两个pmos晶体管141和142的栅端子处。pmos晶体管141和142可以连接在电源140与ctle电路170的输出端子137和138之间。例如，pmos晶体管141可以连接在电源140与ctle电路170的第一输出端子137之间，并且pmos晶体管142可以连接在电源140与ctle电路170的第二输出端子138之间。
49.差分对130包括第一nmos晶体管131和第二nmos晶体管132。第一nmos晶体管131的第一端子可以连接到ctle电路170的第一输出端子137，并且第一nmos晶体管131的第二端
子可以连接到第一电流源(i1)135。第二nmos晶体管132的第一端子可以连接到ctle电路170的第二输出端子138，并且第二nmos晶体管132的第二端子可以连接到第二电流源(i1)136。差分对130的nmos晶体管131和132的栅端子可以连接到无源ctle电路120的输出端子。在一个或多个实施例中，g
m1
表示输入级差分对130的跨导。
50.负反馈电阻器(rs)133(例如，可变电阻器或可调电阻器)和负反馈电容器(cs)134可以连接在差分对130的nmos晶体管131和132的第二端子之间。在一个或多个实施例中，afe电路100的增益和升压可以通过调节负反馈电阻器(rs)133和负反馈电容器(cs)134来控制。
51.第一电流源(i1)135可以连接在第一nmos晶体管131的第二端子与地之间，并且第二电流源(i1)136可以连接在第二nmos晶体管132的第二端子与地之间。
52.来自差分对130的输出电流馈送到tia 150。例如，tia 150的第一输入端子(例如，非反相输入端子)可以连接到ctle电路170的第二输出端子138，并且tia 150的第二输入端子(例如，反相输入端子)可以连接到ctle电路170的第一输出端子137。第一可变反馈电阻器(rf)151可以连接在tia 150的第一输入端子(例如，非反相输入端子)与第一输出端子(例如，反相输出端子)之间，并且第二可变反馈电阻器(rf)152可以连接在tia 150的第二输入端子(例如，反相输入端子)与第二输出端子(例如，非反相输出端子)之间。第一电容器(c
l
)161可以连接在tia 150的第一输出端子(例如，反相输出端子)与地之间，并且第二电容器(c
l
)162可以连接在tia 150的第二输出端子(例如，非反相输出端子)与地之间。在一个或多个实施例中，tia 150可以由单级的基于反相器的电路和尾电流源配置，以维持dc偏置。
53.基于tia的拓扑结构将重载电容与后续块(例如，限幅器或dfe)解耦，因此改善高频响应，并且合并线性均衡(leq)和可变增益放大(vga)功能两者。
54.在一个或多个实施例中，负反馈电阻器(rs)133可以调整基于tia的afe电路100的低频dc增益。第一可变反馈电阻器(rf)151和第二可变反馈电阻器(rf)152可以实现vga功能(例如，在所有频率上实现相同的增益改变)。
55.图3a和图3b示出图2的基于tia的afe电路100的频率响应。
56.例如，如在图3a中所示出的，在一个或多个实施例中，负反馈电阻器(rs)133可以调整afe电路100的dc增益。例如，在一个或多个实施例中，负反馈电阻器(rs)133可以改变频率响应中的零位置。
57.例如，在一个或多个实施例中，零频率可以表示为：其中，rs是负反馈电阻器的值，并且cs是负反馈电容器的值。因为负反馈电阻器(rs)133是可变电阻器，所以通过调整负反馈电阻器(rs)133的值，afe电路100的频率响应中的零的位置可以被改变。
58.此外，如在图3b中所示出的，在一个或多个实施例中，afe电路100的高频增益(例如，最大峰值)可以通过调整可变的负反馈电容器(cs)134的值来调整。然而，高频增益的这样的调整也可以改变高频响应。
59.例如，在一个或多个实施例中，极点频率可以表示为其中，cs是负反馈电容器的值，并且g
m1
表示输入级差分对130的跨导。在负反馈电容器(cs)134是可变电容器
的情况下，极点频率可以通过调整负反馈电容器(cs)134的值来调整。通过使得输入级差分对130的跨导高，极点频率移动得较高，并且q因子变高，这反过来改善高频行为。
60.在一个或多个实施例中，极点频率可以与幅值曲线的斜率在其处降低20db/十倍频的拐角频率对应，并且零频率与斜率在其处增加20db/十倍频的拐角频率对应。
61.然而，图2的基于tia的afe电路100可能不允许中频带增益调整。
62.图4示出具有反馈的基于tia的afe电路。例如，图4示出具有反馈的基于tia的afe电路300，其中反馈电路310引入图2的afe电路100中，以允许增加的对各种类型的信道的ctle控制，并通过零位置调整来改变中频带响应，同时保持操作的高频区域不变。
63.例如，在图4的实施例中，反馈电路(或反馈级)310连接在tia 150的输入端子与tia 150的输出端子之间。
64.例如，反馈电路310的输入端子381和382可以分别连接到tia 150的第一输出端子和第二输出端子。例如，反馈电路310的第一输入端子381可以连接到tia150的第一输出端子(例如，反相输出端子)，并且反馈电路310的第二输入端子382可以连接到tia 150的第二输出端子(例如，非反相输出端子)。反馈电路310的第一输出端子371可以连接到tia 150的第二输入端子(例如，反相输入端子)和ctle电路170的第一输出端子137。反馈电路310的第二输出端子372可以连接到tia 150的第一输入端子(例如，非反相输入端子)和ctle电路170的第二输出端子138。
65.反馈电路310包括反馈差分对320、反馈负反馈可变电阻器(r
s2
)330(例如，可调电阻器)、第一反馈电流源(i
fb
)341、第二反馈电流源(i
fb
)342、第一反馈可变电阻器(r
fb
)351(例如，可调电阻器)、第二反馈可变电阻器(r
fb
)352(例如，可调电阻器)、第一反馈电容器(c
fb
)361和第二反馈电容器(c
fb
)362。
66.反馈差分对320包括第三nmos晶体管321和第四nmos晶体管322。第三nmos晶体管321的第一端子可以连接到反馈电路310的第一输出端子371，并且第三nmos晶体管321的第二端子可以连接到第一反馈电流源(i
fb
)341。第三nmos晶体管321的栅端子可以连接到反馈电路310的第一输入端子381，反馈电路310的第一输入端子381连接到tia 150的第一输出端子(例如，反相输出端子)。反馈电路310的第三nmos晶体管321的栅端子可以经由第一反馈可变电阻器(r
fb
)351连接到反馈电路310的第一输入端子381。例如，第一反馈可变电阻器(r
fb
)351可以连接在第三nmos晶体管321的栅端子与反馈电路310的第一输入端子381之间。在一个或多个实施例中，反馈可变电阻器(r
fb
)(例如，351和352)的值可以是500欧姆至4k欧姆。
67.第四nmos晶体管322的第一端子可以连接到反馈电路310的第二输出端子372，并且第四nmos晶体管322的第二端子可以连接到第二反馈电流源(i
fb
)342。第四nmos晶体管322的栅端子可以连接到反馈电路310的第二输入端子382，反馈电路310的第二输入端子382连接到tia 150的第二输出端子(例如，非反相输出端子)。第四nmos晶体管322的栅端子可以经由第二反馈可变电阻器(r
fb
)352连接到反馈电路310的第二输入端子382。例如，第二反馈可变电阻器(r
fb
)352可以连接在第四nmos晶体管322的栅端子与反馈电路310的第二输入端子382之间。
68.在一个或多个实施例中，g
mfb
表示反馈差分对320的跨导。
69.第一反馈电容器(c
fb
)361可以连接在第三nmos晶体管321的栅端子与地之间，并且
第二反馈电容器(c
fb
)362可以连接在第四nmos晶体管322的栅端子与地之间。
70.反馈负反馈可变电阻器(r
s2
)330可以连接在反馈差分对320的nmos晶体管321和322的第二端子之间。在一个或多个实施例中，反馈负反馈可变电阻器(r
s2
)330的值可以是500欧姆至3k欧姆。
71.第一反馈电流源(i
fb
)341可以连接在第三nmos晶体管321的第二端子与地之间，并且第二反馈电流源(i
fb
)342可以连接在第四nmos晶体管322的第二端子与地之间。
72.反馈电路310的反馈差分对320经由第一反馈可变电阻器(r
fb
)351和第二反馈可变电阻器(r
fb
)352从tia 150的输出端子接收栅偏置，并且来自反馈差分对320的输出电流经由反馈电路310的输出端子371和372馈送到tia 150的输入端子。
73.图4的反馈电路310也可以被称为ctle反馈电路(或级)。
74.图5a和图5b示出图4的具有反馈的基于tia的afe电路300的频率响应。
75.具有反馈的基于tia的afe电路300可以维持图2的基于tia的afe电路100的所有有益特征，同时为各种类型的信道提供附加的独特控制。例如，当反馈可变电阻器(r
fb
)(例如，351和352)用作控制旋钮时，可以允许宽带频率均衡。例如，在一个或多个实施例中，如在图5a中所示出的，通过调整反馈可变电阻器(r
fb
)(例如351和352)的值，具有反馈的基于tia的afe电路300的中频带频率响应可以通过零位置调整来改变(或调整)，同时保持操作的高频区域不变。
76.另外，除了控制dc增益的负反馈电阻器(rs)133之外，如在图5b中所示出的，反馈负反馈可变电阻器(r
s2
)330也可以用于具有反馈的基于tia的afe电路300的dc增益调节，同时维持高频响应不变。
77.在一个或多个实施例中，将反馈电路310添加到具有反馈的基于tia的afe电路300保持传统ctle的所有有用特征，也提供用于具有反馈的基于tia的afe电路300的中频带频率响应校正和dc增益微调的两个关键的额外的控制旋钮(例如，反馈负反馈可变电阻器(r
s2
)330以及反馈可变电阻器(r
fb
)351和352)，因此以小的功率/面积开销增加对各种类型的信道的ctle控制。
78.如在图4中所示出的，具有反馈的基于tia的afe电路300的反馈电路310包括：低通rc滤波器，包括反馈可变电阻器(r
fb
)(例如，351和352)和反馈电容器(c
fb
)(例如，361和362)；以及电流模式逻辑(cml)增益电路(或级)，包括反馈差分对320和反馈负反馈可变电阻器(r
s2
)330。在低频处，反馈电路310像宽带放大器一样操作。在高频处，正向路径中的输入级差分对130的跨导g
m1
压倒来自反馈差分对320的弱得多的跨导g
mfb
的反馈，并且高频增益接近包括tia 150的正向路径的增益。在一个或多个实施例中，包括反馈可变电阻器(r
fb
)(例如，351和352)和反馈电容器(c
fb
)(例如，361和362)的低通rc滤波器降低高频处的反馈因子，进一步增强最大峰值。由于g
mfb
《g
m1
/5，因此包括反馈差分对320和反馈负反馈可变电阻器(r
s2
)330的cml增益级带来较小的功率和面积开销。
79.除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与如本公开所属领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关领域和/或本说明书的背景中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非在本文中明确地如此限定。
80.在本文中描述的实施例仅是示例。本领域技术人员可以从具体公开的那些实施例中认识到各种可替代的实施例。那些可替代的实施例也旨在于本公开的范围内。如此，实施例仅由权利要求及它们的等同物限制。

技术特征：
1.一种模拟前端电路，包括：连续时间线性均衡器电路；跨阻放大器，连接到所述连续时间线性均衡器电路；以及反馈电路，包括：第一晶体管，连接在所述反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在所述反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在所述第一节点与所述第二节点之间，其中：所述反馈电路的第一输入连接到所述跨阻放大器的第一输出；所述反馈电路的第二输入连接到所述跨阻放大器的第二输出；所述反馈电路的所述第二输出连接到所述跨阻放大器的第一输入；并且所述反馈电路的所述第一输出连接到所述跨阻放大器的第二输入。2.根据权利要求1所述的模拟前端电路，其中：所述反馈电路的所述第一输入通过第二可调电阻器连接到所述第一晶体管的栅端子；所述反馈电路的所述第二输入通过第三可调电阻器连接到所述第二晶体管的栅端子；所述第一电流源连接在所述第一节点与地之间；并且所述第二电流源连接在所述第二节点与所述地之间。3.根据权利要求2所述的模拟前端电路，其中，所述反馈电路进一步包括：第一电容器，连接在所述第一晶体管的所述栅端子与所述地之间；以及第二电容器，连接在所述第二晶体管的所述栅端子与所述地之间，其中，所述第二可调电阻器、所述第三可调电阻器、所述第一电容器和所述第二电容器被配置为降低所述模拟前端电路的在高频处的反馈因子，以增强最大峰值。4.根据权利要求2所述的模拟前端电路，其中，所述第一可调电阻器在500欧姆至3k欧姆之间，并且所述第二可调电阻器和所述第三可调电阻器在500欧姆至4k欧姆之间。5.根据权利要求2所述的模拟前端电路，其中，所述第二可调电阻器和所述第三可调电阻器被配置为均衡所述模拟前端电路的宽带频率响应。6.根据权利要求2所述的模拟前端电路，其中，所述第二可调电阻器和所述第三可调电阻器被配置为通过调整所述模拟前端电路的频率响应中的零位置来调整所述模拟前端电路的中频带频率响应。7.根据权利要求2至6中的任何一项所述的模拟前端电路，其中，所述第一可调电阻器被配置为调整所述模拟前端电路的dc增益。8.根据权利要求1所述的模拟前端电路，其中：所述跨阻放大器的所述第二输入连接到所述连续时间线性均衡器电路的第一输出；所述跨阻放大器的所述第一输入连接到所述连续时间线性均衡器电路的第二输出；所述跨阻放大器的所述第一输出通过第二可调电阻器连接到所述跨阻放大器的所述第一输入；并且所述跨阻放大器的所述第二输出通过第三可调电阻器连接到所述跨阻放大器的所述第二输入。9.根据权利要求8所述的模拟前端电路，其中：
所述第二可调电阻器和所述第三可调电阻器被配置为在所有频率上实现相同的增益改变；第一电容器连接在所述跨阻放大器的所述第一输出与地之间；并且第二电容器连接在所述跨阻放大器的所述第二输出与所述地之间。10.根据权利要求1所述的模拟前端电路，其中，所述连续时间线性均衡器电路包括：第三晶体管，连接在所述连续时间线性均衡器电路的第一输出与连接到第三电流源的第三节点之间；第四晶体管，连接在所述连续时间线性均衡器电路的第二输出与连接到第四电流源的第四节点之间；可调负反馈电阻器，耦接在所述第三节点与所述第四节点之间；负反馈电容器，耦接在所述第三节点与所述第四节点之间，其中：所述第三晶体管的栅端子和所述第四晶体管的栅端子连接到无源连续时间线性均衡器电路；所述连续时间线性均衡器电路的所述第一输出连接到所述反馈电路的所述第一输出和所述跨阻放大器的所述第二输入；并且所述连续时间线性均衡器电路的所述第二输出连接到所述反馈电路的所述第二输出和所述跨阻放大器的所述第一输入。11.根据权利要求10所述的模拟前端电路，其中：所述第三电流源连接在所述第三节点与地之间；并且所述第四电流源连接在所述第四节点与所述地之间。12.根据权利要求10所述的模拟前端电路，其中，所述模拟前端电路的增益和升压通过调节所述可调负反馈电阻器和所述负反馈电容器来控制。13.根据权利要求10所述的模拟前端电路，其中，所述可调负反馈电阻器被配置为通过调整所述模拟前端电路的频率响应中的零位置来调整所述模拟前端电路的低频dc增益，并且其中，所述负反馈电容器被配置为调整所述模拟前端电路的高频增益。14.根据权利要求10至13中的任何一项所述的模拟前端电路，进一步包括：第五晶体管，连接在电源与所述连续时间线性均衡器电路的所述第一输出之间；第六晶体管，连接在所述电源与所述连续时间线性均衡器电路的所述第二输出之间；以及共模反馈电路，连接到所述第五晶体管和所述六晶体管的栅端子，其中：所述共模反馈电路的输出端子连接到所述第五晶体管和所述第六晶体管的所述栅端子，所述共模反馈电路的第一输入端子连接到所述连续时间线性均衡器电路的所述第一输出；所述共模反馈电路的第二输入端子连接到所述连续时间线性均衡器电路的所述第二输出；并且所述共模反馈电路的第三输入端子连接到参考电压。15.一种模拟前端电路，包括：
跨阻放大器；以及反馈电路，包括：第一晶体管，连接在所述反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在所述反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在所述第一节点与所述第二节点之间，其中：所述反馈电路的第一输入连接到所述跨阻放大器的第一输出；所述反馈电路的第二输入连接到所述跨阻放大器的第二输出；所述反馈电路的所述第二输出连接到所述跨阻放大器的第一输入；所述反馈电路的所述第一输出连接到所述跨阻放大器的第二输入；所述反馈电路的所述第一输入通过第二可调电阻器连接到所述第一晶体管的栅端子；所述反馈电路的所述第二输入通过第三可调电阻器连接到所述第二晶体管的栅端子；所述跨阻放大器的所述第一输出通过第四可调电阻器连接到所述跨阻放大器的所述第一输入；并且所述跨阻放大器的所述第二输出通过第五可调电阻器连接到所述跨阻放大器的所述第二输入。16.根据权利要求15所述的模拟前端电路，其中，所述反馈电路进一步包括：第一电容器，连接在所述第一晶体管的所述栅端子与地之间；以及第二电容器，连接在所述第二晶体管的所述栅端子与所述地之间，其中：所述第一电流源连接在所述第一节点与所述地之间；所述第二电流源连接在所述第二节点与所述地之间；并且所述第二可调电阻器、所述第三可调电阻器、所述第一电容器和所述第二电容器被配置为降低所述模拟前端电路的在高频处的反馈因子，以增强最大峰值。17.根据权利要求16所述的模拟前端电路，进一步包括连续时间线性均衡器电路，所述连续时间线性均衡器电路包括：第三晶体管，连接在所述连续时间线性均衡器电路的第一输出与连接到第三电流源的第三节点之间；第四晶体管，连接在所述连续时间线性均衡器电路的第二输出与连接到第四电流源的第四节点之间；可调负反馈电阻器，耦接在所述第三节点与所述第四节点之间；负反馈电容器，耦接在所述第三节点与所述第四节点之间，其中：所述第三晶体管的栅端子和所述第四晶体管的栅端子连接到无源连续时间线性均衡器电路；所述连续时间线性均衡器电路的所述第一输出连接到所述反馈电路的所述第一输出和所述跨阻放大器的所述第二输入；所述连续时间线性均衡器电路的所述第二输出连接到所述反馈电路的所述第二输出和所述跨阻放大器的所述第一输入；所述第三电流源连接在所述第三节点与所述地之间；并且所述第四电流源连接在所述第四节点与所述地之间。
18.根据权利要求17所述的模拟前端电路，其中：第三电容器连接在所述跨阻放大器的所述第一输出与所述地之间；并且第四电容器连接在所述跨阻放大器的所述第二输出与所述地之间。19.根据权利要求17和18中的任何一项所述的模拟前端电路，进一步包括：第五晶体管，连接在电源与所述连续时间线性均衡器电路的所述第一输出之间；第六晶体管，连接在所述电源与所述连续时间线性均衡器电路的所述第二输出之间；以及共模反馈电路，连接到所述第五晶体管和所述六晶体管的栅端子，其中：所述共模反馈电路的输出端子连接到所述第五晶体管和所述第六晶体管的所述栅端子，所述共模反馈电路的第一输入端子连接到所述连续时间线性均衡器电路的所述第一输出；所述共模反馈电路的第二输入端子连接到所述连续时间线性均衡器电路的所述第二输出；并且所述共模反馈电路的第三输入端子连接到参考电压。20.一种包括模拟前端电路的通信系统，所述模拟前端电路包括：连续时间线性均衡器电路；跨阻放大器，连接在所述连续时间线性均衡器电路的输出处；以及反馈电路，包括：第一晶体管，连接在所述反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在所述反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在所述第一节点与所述第二节点之间，其中：所述反馈电路的第一输入连接到所述跨阻放大器的第一输出；所述反馈电路的第二输入连接到所述跨阻放大器的第二输出；所述反馈电路的所述第二输出连接到所述跨阻放大器的第一输入；所述反馈电路的所述第一输出连接到所述跨阻放大器的第二输入；所述反馈电路的所述第一输入通过第二可调电阻器连接到所述第一晶体管的栅端子；并且所述反馈电路的所述第二输入通过第三可调电阻器连接到所述第二晶体管的栅端子。

技术总结
公开了一种模拟前端(AFE)电路和包括其的通信系统。该AFE电路包括：连续时间线性均衡器(CTLE)电路；跨阻放大器(TIA)，连接到CTLE电路；以及反馈电路，包括：第一晶体管，连接在反馈电路的第一输出与连接到第一电流源的第一节点之间；第二晶体管，连接在反馈电路的第二输出与连接到第二电流源的第二节点之间；以及第一可调电阻器，耦接在第一节点与第二节点之间，其中：反馈电路的第一输入连接到TIA的第一输出；反馈电路的第二输入连接到TIA的第二输出；反馈电路的第二输出连接到TIA的第一输入；并且反馈电路的第一输出连接到TIA的第二输入。入。入。


技术研发人员：阿利
受保护的技术使用者：三星显示有限公司
技术研发日：2023.02.16
技术公布日：2023/8/28