一种多芯片集成的软件升级更新设计方法与流程

1.本发明涉及一种多芯片集成的软件升级更新设计方法，用于指导多芯片集成的软件升级方案设计。


背景技术：

2.随着物联网的发展，芯片业务的逐渐扩大，芯片已经运用在各个行业，需求量也十分巨大。由于芯片应用广阔，因此工作场景越来越复杂。有些芯片在使用过程中存在bug需要通过升级软件也消除bug产生的问题，因此升级软件也是必要的。但是随着近些年集成电路的发展，芯片的设计复杂度也在逐渐提升，进而出现了许多新的集成电路设计技术例如sip和chiplet等技术。
3.sip(系统级封装)是将多个具有不同功能的裸芯片、微型电子元件封装整合到一起的技术，在减小模块体积和重量的同时，提高了模块性能，是一种重要的先进封装工艺。随着电子产品小型化、轻薄化发展，为缩小体积并提高性能，芯片制程不断缩小，但在摩尔定律下，其性能提升已接近物理极限，系统整合成为另一重要发展趋势，因此sip越来越受重视。sip具有体积小、功能集成度高、研发周期短、封装效率高、成本较低、兼容性好、稳定性好等优点。
4.随着芯片制程的演进，芯片设计的实现难度越来越高，流程也更为复杂，芯片的全流程设计成本大幅提高，“摩尔定律”日趋放缓。chiplet可以大幅提高大型芯片的良率，有利于降低设计的复杂度和设计成本，有望降低芯片制造的成本。chiplet将大芯片的功能分给多个小芯片来完成。同样缺陷下，集成小芯片的成品率将高于大芯片，因此chiplet技术发展市场前景非常广阔。
5.综上所述，多芯片集成是集成电路行业未来发展的主要趋势之一，但是随着未来内部芯片的多样化，一旦某个芯片出现了问题需要升级软件，如何升级和简化升级方式成为需要必须考虑的问题。
6.目前多芯片集成软件升级存在以下几个问题：
7.1)、不同芯片支持的升级接口不统一；
8.2)、不同芯片支持的升级软件协议不统一；
9.3)、不同芯片存在互联关系，对软件升级存在影响；
10.4)、需要开发多种协议支持不同的芯片升级；
11.从上述问题可以看出，需要设计一种方法即能有效升级多芯片集成的软件且同时升级成本。
12.根据上述问题，本文提出一种多芯片集成的软件升级更新设计方法。该方法主要以下三方面：首先，内部集成的各个芯片共享总线和标准协议；其次，内部集成的各个芯片具有独立且可配置的地址；第三，内部集成的各个芯片支持低功耗模式且待机时不占用总线。


技术实现要素：

13.本发明的方法解决问题是：解决现有多芯片集成的软件升级问题，提供了一种多芯片集成的软件升级更新设计方法，可简化软件升级成本。
14.本发明的方法解决方案(如图1所示):
15.内部集成的各个芯片共享同一套通讯总线，电源线以及地线，各个芯片接口的物理特性(电气特性、速率等)相互兼容；内部集成的各个芯片软件升级协议是标准统一的，无论是从帧格式传输以及数据校验等方式都必须统一标准，这样保证上层设备对其升级时无需做不同的开发工作；内部集成的各个芯片具有可配置且不同的总线地址(在芯片集成之前完成地址初始化)，以便于区别访问；内部集成的各个芯片具有硬件功能支持(例如通过检测特殊时序，时序格式统一但与各芯片地址相关)能够恢复到出厂状态便于在程序升级或更新失败之后恢复到初始状态可以继续升级或更新程序。升级步骤如下：
16.首先：上电之后各个芯片处于待机状态，进入低功耗模式，或等待指令进行工作，或等待升级或更新程序；
17.其次：上位机通过总线接口给指定地址的芯片进行交互，通过发送命令唤醒指定芯片启动升级工作，对指定芯片进行升级鉴权，鉴权成功后方可对该芯片软件升级或更新，若鉴权失败则无法对该芯片软件升级或更新；
18.再次：鉴权成功后启动软件升级或更新，完成后对软件进行校验，若校验正确则生效新程序，否则重新升级或更新。若升级过程中发生意外导致程序升级失败，则通过特殊时序引导当前芯片恢复至初始状态，重新升级并校验生效；
19.最后：上位机通过总线接口更换地址给下一个芯片升级或更新软件，直至完成所有需要升级或更新的芯片；
20.本发明的优点在于：
21.(1)统一升级接口，简化外围电路，降低板级设计成本。
22.(2)统一制定升级的软件协议标准，上层开发工作简化。
23.(3)通过地址区分，升级对内部其他芯片无影响。
24.有益效果：采用本发明的设计之后，解决了合封电路内部有多个厂家芯片或芯片采用chiplet组合设计这种场景，各个厂商设计均有各自的总线协议以及软件标准，一旦发生需要进行软件升级时，对量产生产和后台升级时需要额外增加其它芯片进行控制和约束调配的问题；解决了产线硬件需要兼容各个厂商物理特性，后台开发需要复杂的程序和开发工作量，提高量产产线效率。
25.本发明不需要在合封或chiplet基础上额外增加其他芯片，也间接降低了芯片集成成本。目前i2c、spi、uart等总线协议均可以设计成为总线复用方式且占用资源少，软件标准也基本上有很多成熟的协议可供使用，因此本发明实现容易，使用便捷。
附图说明
26.图1为本发明的多芯片集成的系统示意框图；
27.图2为本发明采用i2c接口软件升级更新示例框图；
具体实施方式
28.图1为本发明的多芯片集成的系统示意框图，内部集成的各个芯片使用的接口物理总线共享或部分共享，各个芯片采用独立配置的物理地址。下面以一个示例来说明具体实施方式，如图2所示以i2c通讯接口作为说明。其主要由sda、scl两根信号线组成，将5颗芯片(分别是a，b，c，d，e)合封成1颗芯片f，示例：i2c接口工作的clk工作频率为100khz，内部各芯片之间工作电压均为3.3v。外部主控使用pc和mcu用来模拟产线上软件升级的主控板和测试机，f芯片内部集成的5颗芯片均支持i2c接口和相同的软件协议。5颗内部芯片的i2c地址均在出厂前初始化为0x1a，0x1b，0x1c，0x1d，0x1e，并且5颗芯片的地址可通过软件修改存储在芯片内部的非易失性存储器中，5颗芯片共享电源线和地线。
29.5颗芯片硬件支持检测总线上若先出现匹配i2c地址的接口时序后再检测到一段特殊时序则默认为该地址的芯片回到初始状态。
30.特殊时序示例：由于芯片clk＝100khz，即是scl停留在低电平的时间不会超过10us，将所有芯片设计为当出现i2c地址匹配后，若scl线路上出现超过100us以上的低电平且产生过上升沿和下降沿变化则认为该芯片需要恢复到初始态。
31.做好上述设计工作，流程开始：
32.第一步，芯片f上电，上电后内部的5颗芯片分别进入到待机状态；
33.第二步，pc通过usb接口给主控mcu发送命令，对芯片b进行软件升级；
34.第三步，pc将需要升级的软件代码发送给mcu，mcu则通过i2c接口发送命令给0x1b唤醒b芯片，并对b芯片进行鉴权，若鉴权通过则可进行软件升级，否则无法升级；
35.第四步，b芯片软件升级更新完成后对升级后的软件进行校验，若校验正确则发送生效指令完成b芯片的程序升级；
36.第五步，下电后上电检验b设备的程序是否能够正确执行，若失败则通过i2c接口匹配0x1b地址后再拉低scl持续100us再拉高scl，此时b芯片恢复到初始状态，下电后再上电继续升级b芯片软件直至b芯片能够正确执行新程序为止。
37.第六步，b芯片完成后处于待机状态，继续升级其他芯片直至完成所有芯片的软件升级。
38.本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
39.以上所述仅为本发明的一个实施例，并不用以限制本发明，凡在本发明的设计原则、技术方案之内，所做的任何修改、等同替换、改进等，均包含在本发明保护范围内。

技术特征：
1.一种多芯片集成的软件升级更新设计方法，其特征在于，包括：1)内部集成的各个芯片使用的接口物理总线共享或部分共享，当进行软件升级更新时，同一时刻只有一个芯片占用总线，其它芯片处理于待机状态；2)内部集成的各个芯片采用独立配置的物理地址，各个芯片物理地址相互区分，当进行软件升级更新时，上位机通过总线接口给指定地址的芯片进行交互，启动升级工作；3)升级更新时，对指定的一个芯片进行升级鉴权，若鉴权失败则无法对该芯片软件升级或更新；鉴权成功后启动软件升级或更新，完成后对软件进行校验，若校验正确则生效新程序，否则重新升级或更新；若升级过程中发生意外导致程序升级失败，则引导当前芯片恢复至初始状态，重新升级并校验生效；4)上位机通过总线接口更换地址给下一个芯片升级或更新软件，直至完成所有需要升级或更新的芯片；5)所述内部集成的各个芯片采用兼容的接口物理特性；6)所述内部集成的各个芯片采用相同的接口软件协议；7)所述内部集成的各个芯片不使用总线时，各芯片处于待机状态，支持低功耗模式，总线接口可唤醒该芯片，处于待机状态时芯片不占用总线从而不影响其他芯片工作；8)所述内部集成的各个芯片软件升级或更新支持鉴权功能，鉴权成功之后方可进行软件升级或下载，保证芯片软件不能被随意升级或更新。2.根据权利要求1所述的一种多芯片集成的软件升级更新设计方法，其特征在于，所述内部集成的各个芯片使用的接口物理总线共享或者部分共享，是指每个芯片对于总线的使用方式为分时占用，占用结束之后应当释放总线给其他芯片使用，之后处于待机状态。3.根据权利要求1所述的一种多芯片集成的软件升级更新设计方法，其特征在于，所述内部集成的各个芯片采用兼容的物理特性，是指能够在相同的工作电压和工作速率下进行通讯，可以简化外围电路设计。4.根据权利要求1所述的一种多芯片集成的软件升级更新设计方法，其特征在于，所述内部集成的各个芯片采用相同的接口软件协议，是指包含固件以及后下载的软件，在软件需要升级时无须额外开发工作即可满足不同芯片的软件升级。5.根据权利要求1所述的一种多芯片集成的软件升级更新设计方法，其特征在于，所述内部集成的各个芯片采用独立配置的物理地址，物理地址相互区分，是指在共享总线的情况下可通过地址区分升级相应芯片的软件。6.根据权利要求1所述的一种多芯片集成的软件升级更新设计方法，其特征在于，所述内部集成的各个芯片支持硬件恢复到初始状态，在芯片软件失效的情况下可更新相应的芯片软件。

技术总结
一种多芯片集成的软件升级更新设计方法，采用统一标准协议且支持多地址覆盖的总线方式，通过复用总线的方式对不同地址的芯片进行访问对芯片内部固件或者软件进行升级更新，在升级更新过程中仅需操作升级更新的芯片，对其他芯片无影响。通过该方法能够简化外围电路设计和降低板级设计成本，并且能够保证芯片之间升级不会受到影响且不会破坏其他芯片的软件。本专利仅提供一种原型设计方法，并不局限于开发者使用何种具体方式和工具实现，也不局限于芯片以何种接口运行。芯片以何种接口运行。芯片以何种接口运行。


技术研发人员：董攀 王延斌
受保护的技术使用者：北京中电华大电子设计有限责任公司
技术研发日：2023.04.04
技术公布日：2023/8/28