一种利用量子电路确定最优组合方案的方法及装置与流程

1.本发明属于量子计算技术领域，特别是一种利用量子电路确定最优组合方案的方法及装置。


背景技术：

2.近年来，随着传统经典计算机架构中的“内存墙”等问题日趋严峻，处理器和内存之间有限的带宽已成为提高系统性能的关键瓶颈之一，量子计算机的概念因此逐渐火热。量子计算机是一种通过量子力学规律以实现数学和逻辑运算，处理和储存信息的系统。可以利用量子动力学来加速解决复杂的离散优化、约束满足、组合优化问题和模拟问题等传统计算机难以解决的问题。
3.在以上各项难题中，组合优化问题是最具有代表性的。组合优化问题指的是，在一组预处理业务中评估各种不同的组合，最终找到最佳组合方案。由于组合数量随着待考虑因素数量的增加而爆炸式地增加。因此，如何确定最优组合方案是np难的，具有很高的求解难度和较强的研究价值，已经成为一个亟待解决的问题。


技术实现要素：

4.本发明的目的是提供一种利用量子电路确定最优组合方案的方法及装置，以解决现有技术中的不足，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。
5.本技术的一个实施例提供了一种利用量子电路确定最优组合方案的方法，所述方法包括：
6.将多个预处理业务进行排列组合，以形成多种组合方案；
7.构建用于模拟所述多种组合方案组合结果的目标量子电路；
8.运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。
9.可选的，所述将多个预处理业务进行排列组合，包括：
10.从n个预处理业务中选择k个进行排列组合，其中，n、k均为正整数，且n》k。
11.可选的，所述构建用于模拟所述多种组合方案组合结果的目标量子电路，包括：
12.根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路。
13.可选的，所述根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路，包括：
14.获得n个量子比特，且所述量子比特的编号i满足0≤i≤n-1；
15.当时，利用第一量子逻辑门组合，依次在前(2k-1)个量子比特、编号为
偶数的量子比特上构建第一子量子电路模块；
16.利用第二量子逻辑门组合，依次在每个所述第一子量子电路模块的下一时序内构建第二子量子电路模块，以生成第一目标量子电路。
17.可选的，所述第一子量子电路模块包括k个第一量子逻辑门组合；
18.所述第二子量子电路模块包括(kn-k2)个第二量子逻辑门组合。
19.可选的，所述方法还包括：
20.当时，利用第一量子逻辑门组合，依次在前(2(n-)-1)个量子比特、编号为偶数的量子比特上构建第三子量子电路模块；
21.利用第二量子逻辑门组合，依次在每个所述第三子量子电路模块的下一时序内构建若干个第四子量子电路模块；
22.利用所述第一量子逻辑门组合，在所有所述量子比特上构建第五子量子电路模块；
23.依次将所述第三子量子电路模块、所述第四子量子电路模块以及所述第五子量子电路模块组合，以生成第二目标量子电路。
24.可选的，所述第三子量子电路模块包括(n-k)个第一量子逻辑门组合；
25.所述第四子量子电路模块包括(kn-k2)个第二量子逻辑门组合；
26.所述第五子量子电路模块包括n个第一量子逻辑门组合。
27.可选的，所述第一量子逻辑门组合包括泡利-x门；
28.所述第二量子逻辑门组合包括受控非门和受控旋转门。
29.本技术的又一实施例提供了一种利用量子电路确定最优组合方案的装置，所述装置包括：
30.组合模块，用于将多个预处理业务进行排列组合，以形成多种组合方案；
31.构建模块，用于构建用于模拟所述多种组合方案组合结果的目标量子电路；
32.运行模块，用于运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。
33.可选的，所述组合模块，包括：
34.组合单元，用于从n个预处理业务中选择k个进行排列组合，其中，n、k均为正整数，且n》k。
35.可选的，所述构建模块，包括：
36.确定单元，用于根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路。
37.可选的，所述确定单元，包括：
38.获得子单元，用于获得n个量子比特，且所述量子比特的编号i满足0≤i≤n-1；
39.第一构建子单元，用于当时，利用第一量子逻辑门组合，依次在前(2k-1)个量子比特、编号为偶数的量子比特上构建第一子量子电路模块；
40.第二构建子单元，用于利用第二量子逻辑门组合，依次在每个所述第一子量子电路模块的下一时序内构建第二子量子电路模块，以生成第一目标量子电路。
41.可选的，所述确定单元，还包括：
42.第三构建子单元，用于当时，利用第一量子逻辑门组合，依次在前(2(n-k)-1)个量子比特、编号为偶数的量子比特上构建第三子量子电路模块；
43.第四构建子单元，用于利用第二量子逻辑门组合，依次在每个所述第三子量子电路模块的下一时序内构建若干个第四子量子电路模块；
44.第五构建子单元，用于利用所述第一量子逻辑门组合，在所有所述量子比特上构建第五子量子电路模块；
45.组合子单元，用于依次将所述第三子量子电路模块、所述第四子量子电路模块以及所述第五子量子电路模块组合，以生成第二目标量子电路。
46.本技术的又一实施例提供了一种量超协同操作系统，所述量超协同操作系统根据上述任一项中所述的方法实现利用量子电路确定最优组合方案。
47.本技术的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
48.本技术的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
49.与现有技术相比，本发明首先将多个预处理业务进行排列组合，以形成多种组合方案，然后构建用于模拟多种组合方案组合结果的目标量子电路，最后运行目标量子电路，并基于目标量子电路的运行结果，从多种组合方案的组合结果中确定最优组合方案，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。
附图说明
50.图1是本发明实施例提供的一种利用量子电路确定最优组合方案的系统网络框图；
51.图2是本发明实施例提供的一种利用量子电路确定最优组合方案的方法；
52.图3是本发明实施例提供的第一子量子电路模块的结构示意图；
53.图4是本发明实施例提供的第一目标量子电路的结构示意图；
54.图5是本发明实施例提供的第三子量子电路模块的结构示意图；
55.图6是本发明实施例提供的第三子量子电路模块与第四子量子电路模块组合的结构示意图；
56.图7是本发明实施例提供的第三子量子电路模块、第四子量子电路模块与第五子量子电路模块组合的结构示意图；
57.图8是本发明实施例提供的一层阶梯结构的量子电路示意图；
58.图9是本发明实施例提供的一种利用量子电路确定最优组合方案的装置的结构示意图。
具体实施方式
59.下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为
对本发明的限制。
60.本发明实施例首先提供了一种利用量子电路确定最优组合方案的方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
61.下面以运行在计算机终端上为例对其进行详细说明。图1是本发明实施例提供的一种利用量子电路确定最优组合方案的系统网络框图。应用于利用量子电路确定最优组合方案的系统可以包括网络110、服务器120、无线设备130、客户机140、存储单元150、经典处理系统160、量子处理系统170，还可以包括未示出的附加存储器、经典处理器、量子处理器和其他设备。
62.网络110是为应用于利用量子电路确定最优组合方案的系统网络内连接在一起的各种设备和计算机之间提供通信链路的介质，包括但不限于互联网、企业内部网、局域网、移动通信网及其组合，连接方式可以采用有线、无线通信链路或光纤电缆等。
63.服务器120和客户机140是常规的数据处理系统，可包含数据和具有执行常规计算过程的应用程序或软件工具。客户机140可以是个人计算机或网络计算机，故数据也可以是服务器120提供的。无线设备130可以是智能手机、平板、笔记本电脑、智能可穿戴设备等。存储单元150可以包括数据库151，其可以被配置为存储量子比特参数、量子逻辑门参数、量子电路、量子程序等数据。
64.经典处理系统160(量子处理系统170)可以包括用于处理经典数据(量子数据)的经典处理器161(量子处理器171)和用于存储经典数据(量子数据)的存储器163(存储器172)，经典数据(量子数据)可以是引导文件、操作系统镜像、以及应用程序162(应用程序173)，应用程序162(应用程序173)可以用于实现根据本发明实施例提供的利用量子电路确定最优组合方案的方法编译的量子算法。
65.经典处理系统160(量子处理系统170)中存储或产生的任何数据或信息也可以被配置成以类似的方式在另一个经典(量子)处理系统中存储或产生，同样其执行的任何应用程序也可以被配置成以类似的方式在另一个经典(量子)处理系统中执行。
66.需要说明的是，真正的量子计算机是混合结构的，它至少包括图1中的两大部分：经典处理系统160，负责执行经典计算与控制；量子处理系统170，负责运行量子程序进而实现量子计算。
67.上述经典处理系统160和量子处理系统170可以是集成在一台设备中，也可以是分布在两台不同的设备之中。例如包括经典处理系统160的第一设备运行经典计算机操作系统，其上提供了量子应用程序开发工具和服务，以及还提供了量子应用程序所需的存储和网络服务。用户通过其上的量子应用程序开发工具和服务开发量子应用程序，以及通过其上的网络服务将量子程序发送至包括量子处理系统170的第二设备。第二设备运行量子计算机操作系统，通过量子计算机操作系统对该量子程序的代码进行解析，以及编译成量子计算机测控系统可以识别和执行的指令，量子处理器170根据该指令实现量子程序对应的量子算法。
68.在基于硅芯片的经典处理系统160中，经典处理器161的单元是cmos管，这种计算单元不受时间和相干性的限制，即，这种计算单元是不受使用时长限制，随时可用。此外，在硅芯片中，这种计算单元的数量也是充足的，目前一个经典处理器中的计算单元的数量是成千上万的。计算单元数量的充足且cmos管可选择的计算逻辑是固定的，例如:与逻辑。借
助cmos管运算时，通过大量的cmos管结合有限的逻辑功能，以实现运算效果。
69.与经典处理系统160中的这种逻辑单元不同，量子处理系统170中量子处理器171的基本计算单元是量子比特，量子比特的输入受相干性的限制，也受相干时间的限制，即，量子比特是受使用时长限制的，并不是随时可用的。在量子比特的可用使用时长内充分使用量子比特是量子计算的关键性难题。此外，量子计算机中量子比特的数量是量子计算机性能的代表指标之一，每个量子比特通过按需配置的逻辑功能实现计算功能，鉴于量子比特数量受限，而量子计算领域的逻辑功能是多样化的，例如:哈德玛门(hadamard门，h门)、泡利-x门(x门)、泡利-y门(y门)泡利-z门(z门)、x门、ry门、rz门、cnot门、cr门、iswap门、toffoli门等等。量子计算时，需借助有限的量子比特结合多样的逻辑功能组合实现运算效果。
70.基于这些不同，逻辑功能作用在量子比特的设计(包括量子比特使用与否的设计以及每个量子比特使用效率的设计)是提升量子计算机的运算性能的关键，且需要进行特殊的设计。而上述针对量子比特的设计是普通计算设备所不需要考虑的、也不需要面对的技术问题。本技术中鉴于组合优化问题中的组合数量随着待考虑因素数量的增加而爆炸式地增加。因此，如何确定最优组合方案是np难的，具有很高的求解难度和较强的研究价值，已经成为一个亟待解决的问题。本技术提供一种利用量子电路确定最优组合方案的方法，以解决现有技术中的不足，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。
71.参见图2，图2是本发明实施例提供的一种利用量子电路确定最优组合方案的方法，可以包括如下步骤：
72.s201：将多个预处理业务进行排列组合，以形成多种组合方案。
73.具体的，所述将多个预处理业务进行排列组合，可以包括：从n个预处理业务中选择k个进行排列组合，其中，n、k均为正整数，且n》k。预处理业务可以是最短路径的选择业务、电网功率的优化业务、金融产品的选择业务等。
74.例如，对于金融投资领域，在n个备选资产中选择k个进行投资，以实现在风险可控的同时获得最大收益，其可能的组合方案总共有种。
75.s202：构建用于模拟所述多种组合方案组合结果的目标量子电路。
76.具体的，构建用于模拟所述多种组合方案组合结果的目标量子电路，可以包括：根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路。
77.本领域技术人员可以理解的是，在经典计算机中，信息的基本单元是比特，一个比特有0和1两种状态，最常见的物理实现方式是通过电平的高低来表示这两种状态。在量子计算中，信息的基本单元是量子比特，一个量子比特也有0和1两种状态，记为|0》和|1》，但它可以处于0和1两种状态的叠加态，可表示为其中，a、b为表示|0》态、|1》态振幅(概率幅)的复数，这是经典比特不具备的。测量后，量子比特的状态会塌缩至一个确定的状态，其中，塌缩至|0》的概率是|a|2，塌缩至|1》的概率是|b|2，|a|2+|b|2＝1，|》为狄拉克符号。
78.量子电路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的电路，其组成包括量子比特、电路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子电路中，电路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
79.具体的，所述根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路，可以包括：
80.1.获得n个量子比特，且所述量子比特的编号i满足0≤i≤n-1。
81.2.当时，利用第一量子逻辑门组合，依次在前(2k-1)个量子比特、编号为偶数的量子比特上构建第一子量子电路模块。
82.具体的，对于从多种组合方案的组合结果中确定最优组合方案问题，可以理解成是制备特定的汉明权重的态对应方案的问题，其中，k就是汉明权重。
83.示例性的，以n＝5、k＝1为例，满足利用第一量子逻辑门组合，依次在编号i≤1的量子比特、编号为偶数的量子比特上构建第一子量子电路模块，即编号为q[0]的第一时序内构建第一子量子电路模块，其中，所述第一量子逻辑门组合包括泡利-x门或简称为x门。
[0084]
需要说明的是，处理量子比特的方式可以是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子电路的基础，量子逻辑门包括单比特量子逻辑门，如hadamard门(h门，哈德玛门)、泡利-x门(x门)、泡利-y门(y门)、泡利-z门(z门)、rx门、ry门、rz门等等；多比特量子逻辑门，如cnot门、cr门、iswap门、toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。
[0085]
参见图3，图3是本发明实施例提供的第一子量子电路模块的结构示意图，如图3所示，一组量子比特分别为q[0]、q[1]、q[2]、q[3]、q[4]，表示第0位、第1位、第2位、第3位和第4位量子比特，从高位到低位排序为q[4]q[3]q[2]q[1]q[0]，其中，编号为q[0]的量子比特的第一时序内包括1个第一量子逻辑门组合，即设置有一个泡利-x门。
[0086]
3.利用第二量子逻辑门组合，依次在每个所述第一子量子电路模块的下一时序内构建第二子量子电路模块，以生成第一目标量子电路。
[0087]
接上述示例，参见图4，图4是本发明实施例提供的第一目标量子电路的结构示意图，如图4所示，第二子量子电路模块占据量子电路中的位置，可以统称为第二时序。在第二时序内，第二子量子电路模块包括(kn-k2)即(1
×
5-1)个第二量子逻辑门组合，且第二量子逻辑门组合包括受控非门和受控旋转门，即包含4组受控非门(cnot量子逻辑门)和受控旋转门(例如为受控ry量子逻辑门)的组合。其中，受控ry量子逻辑门和cnot量子逻辑门的受控比特不同，且4组受控ry量子逻辑门和cnot量子逻辑门组合在量子电路中呈现有规律的阶梯状排列。
[0088]
在一种可选的实施方式中，上述根据所述n、所述k，确定作用于所述量子比特上的
量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路，还可以包括如下步骤：
[0089]
步骤1：当时，利用第一量子逻辑门组合，依次在前(2(n-k)-1)个量子比特、编号为偶数的量子比特上构建第三子量子电路模块。
[0090]
示例性的，以n＝5、k＝3为例，利用第一量子逻辑门组合，依次在前3个量子比特、编号为偶数的量子比特上构建第三子量子电路模块，即在编号为q[0]和q[2]的第一时序内构建第三子量子电路模块，其中，所述第一量子逻辑门组合包括泡利-x门或简称为x门。
[0091]
参见图5，图5是本发明实施例提供的第三子量子电路模块的结构示意图，如图5所示，一组量子比特分别为q[0]、q[1]、q[2]、q[3]、q[4]，其中，编号为q[0]和q[2]的量子比特的第一时序内包括2个第一量子逻辑门组合，即设置有两个泡利-x门。
[0092]
步骤2：利用第二量子逻辑门组合，依次在每个所述第三子量子电路模块的下一时序内构建若干个第四子量子电路模块。
[0093]
示例性的，参见图6，图6是本发明实施例提供的第三子量子电路模块与第四子量子电路模块组合的结构示意图，如图6所示，第四子量子电路模块占据量子电路中的位置，可以统称为第二时序。在第二时序内，第四子量子电路模块包括(5
×
3-3
×
3)个第二量子逻辑门组合，且第二量子逻辑门组合包括受控非门和受控旋转门，即包含6组cnot量子逻辑门和受控ry量子逻辑门的组合。其中，受控ry量子逻辑门和cnot量子逻辑门的受控比特不同，且6组受控ry量子逻辑门和cnot量子逻辑门组合在量子电路中同样呈现有规律的阶梯状排列。
[0094]
步骤3：利用所述第一量子逻辑门组合，在所有所述量子比特上构建第五子量子电路模块。
[0095]
示例性的，参见图7，图7是本发明实施例提供的第三子量子电路模块、第四子量子电路模块与第五子量子电路模块组合的结构示意图，如图7所示，第五子量子电路模块占据量子电路中的位置，可以统称为第三时序。在第三时序内，第五子量子电路模块包括5个第一量子逻辑门组合，且第一量子逻辑门组合包括泡利-x门，即在5个量子比特分别设置有1个泡利-x门。
[0096]
步骤4：依次将所述第三子量子电路模块、所述第四子量子电路模块以及所述第五子量子电路模块组合，以生成第二目标量子电路。
[0097]
示例性的，第二目标量子电路即由如图7所示的将第三子量子电路模块、第四子量子电路模块与第五子量子电路模块组合生成。
[0098]
需要说明的是，参见图8，图8是本发明实施例提供的一层阶梯结构的量子电路示意图，通过利用第二量子逻辑门组合，即cnot、受控ry以及cnot量子逻辑门组合，采用阶梯结构，运行后可以获得输出准确的汉明权重态。当时，要获得汉明权重态即需要配置k层由图8所示的阶梯结构电路，每一层的差别在于各层的开始时间步相同，也就是都与阶梯的第一个第二量子逻辑门组合的模块对齐，并在每个阶梯结构电路第一时间步的cnot门的受控位上添加泡利-x门；同样的，当时，采用在最后附加一层泡利-x门的方式完成汉明权重态的制备。
[0099]
s203：运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种
组合方案的组合结果中确定最优组合方案。
[0100]
具体的，通过构建并运行目标量子电路并统计在不同输入下的输出情况，总结出只包含近邻相互作用的阶梯型目标量子电路，它是满足当前量子硬件限制条件的问题友好型拟设量子电路，其输出量子态主要包含目标汉明权重的基矢量，可以输出准确的特定k值的汉明权重态，并可以用于从多种组合方案的组合结果中确定最优组合方案，不仅大大降低了空间的维度和量子电路中的参数量，有效克服贫瘠高原问题，还可以降低最优组合问题的求解难度，加快求解速度。
[0101]
需要说明的是，虽然上述目标量子电路的构建是让其能更好的在nisq上运行并获得较好的执行结果，但是随着目标量子电路深度的压缩，这也导致含参量子逻辑门的参数量非常少。可以理解的是，伴随着参数量的减少，导致目标量子电路中的基矢量随着相同的参数同步变化，也就造成对目标量子电路自由度的限制，使其不能总是以较高的概率获得最优执行结果。为了解决上述问题，可以在目标量子电路中增加数层如图8所示的阶梯结构量子电路。
[0102]
可见，本发明首先将多个预处理业务进行排列组合，以形成多种组合方案，然后构建用于模拟多种组合方案组合结果的目标量子电路，最后运行目标量子电路，并基于目标量子电路的运行结果，从多种组合方案的组合结果中确定最优组合方案，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。
[0103]
参见图9，图9是本发明实施例提供的一种利用量子电路确定最优组合方案的装置的结构示意图，与图2所示的流程相对应，可以包括：
[0104]
组合模块901，用于将多个预处理业务进行排列组合，以形成多种组合方案；
[0105]
构建模块902，用于构建用于模拟所述多种组合方案组合结果的目标量子电路；
[0106]
运行模块903，用于运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。
[0107]
具体的，所述组合模块，包括：
[0108]
组合单元，用于从n个预处理业务中选择k个进行排列组合，其中，n、k均为正整数，且n＞k。
[0109]
具体的，所述构建模块，包括：
[0110]
确定单元，用于根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路。
[0111]
具体的，所述确定单元，包括：
[0112]
获得子单元，用于获得n个量子比特，且所述量子比特的编号i满足0≤i≤n-1；
[0113]
第一构建子单元，用于当时，利用第一量子逻辑门组合，依次在前(2k-1)个量子比特、编号为偶数的量子比特上构建第一子量子电路模块；
[0114]
第二构建子单元，用于利用第二量子逻辑门组合，依次在每个所述第一子量子电路模块的下一时序内构建第二子量子电路模块，以生成第一目标量子电路。
[0115]
具体的，所述确定单元，还包括：
[0116]
第三构建子单元，用于当时，利用第一量子逻辑门组合，依次在前(2(n-k)-1)个量子比特、编号为偶数的量子比特上构建第三子量子电路模块：
[0117]
第四构建子单元，用于利用第二量子逻辑门组合，依次在每个所述第三子量子电路模块的下一时序内构建若干个第四子量子电路模块；
[0118]
第五构建子单元，用于利用所述第一量子逻辑门组合，在所有所述量子比特上构建第五子量子电路模块；
[0119]
组合子单元，用于依次将所述第三子量子电路模块、所述第四子量子电路模块以及所述第五子量子电路模块组合，以生成第二目标量子电路。
[0120]
与现有技术相比，本发明首先将多个预处理业务进行排列组合，以形成多种组合方案，然后构建用于模拟多种组合方案组合结果的目标量子电路，最后运行目标量子电路，并基于目标量子电路的运行结果，从多种组合方案的组合结果中确定最优组合方案，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。
[0121]
本发明实施例还提供了一种量超协同操作系统，所述量超协同操作系统运行在包括量子处理器的量子计算机和/或包括经典处理器的的超级计算机上，用于根据本发明方法侧实施例所述的方法实现利用量子电路确定最优组合方案。
[0122]
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。
[0123]
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
[0124]
s201：将多个预处理业务进行排列组合，以形成多种组合方案；
[0125]
s202：构建用于模拟所述多种组合方案组合结果的目标量子电路；
[0126]
s203：运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。
[0127]
具体的，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(read-only memory，简称为rom)、随机存取存储器(random access memory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
[0128]
本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
[0129]
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
[0130]
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
[0131]
s201：将多个预处理业务进行排列组合，以形成多种组合方案；
[0132]
s202：构建用于模拟所述多种组合方案组合结果的目标量子电路；
[0133]
s203：运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。
[0134]
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构
想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

技术特征：
1.一种利用量子电路确定最优组合方案的方法，其特征在于，所述方法包括：将多个预处理业务进行排列组合，以形成多种组合方案；构建用于模拟所述多种组合方案组合结果的目标量子电路；运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。2.根据权利要求1所述的方法，其特征在于，所述将多个预处理业务进行排列组合，包括：从n个预处理业务中选择k个进行排列组合，其中，n、k均为正整数，且n>k。3.根据权利要求2所述的方法，其特征在于，所述构建用于模拟所述多种组合方案组合结果的目标量子电路，包括：根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路。4.根据权利要求3所述的方法，其特征在于，所述根据所述n、所述k，确定作用于所述量子比特上的量子逻辑门的数量、所述量子逻辑门的作用时序以及所述量子比特与所述量子逻辑门之间的调控关系，并生成待构建的目标量子电路，包括：获得n个量子比特，且所述量子比特的编号i满足0≤i≤n-1；当时，利用第一量子逻辑门组合，依次在前(2-1)个量子比特、编号为偶数的量子比特上构建第一子量子电路模块；利用第二量子逻辑门组合，依次在每个所述第一子量子电路模块的下一时序内构建第二子量子电路模块，以生成第一目标量子电路。5.根据权利要求4所述的方法，其特征在于，所述第一子量子电路模块包括k个第一量子逻辑门组合；所述第二子量子电路模块包括(kn-k2)个第二量子逻辑门组合。6.根据权利要求4所述的方法，其特征在于，所述方法还包括：当时，利用第一量子逻辑门组合，依次在前(2(n-)-1)个量子比特、编号为偶数的量子比特上构建第三子量子电路模块；利用第二量子逻辑门组合，依次在每个所述第三子量子电路模块的下一时序内构建若干个第四子量子电路模块；利用所述第一量子逻辑门组合，在所有所述量子比特上构建第五子量子电路模块；依次将所述第三子量子电路模块、所述第四子量子电路模块以及所述第五子量子电路模块组合，以生成第二目标量子电路。7.根据权利要求6所述的方法，其特征在于，所述第三子量子电路模块包括(n-k)个第一量子逻辑门组合；所述第四子量子电路模块包括(kn-k2)个第二量子逻辑门组合；所述第五子量子电路模块包括n个第一量子逻辑门组合。8.根据权利要求4至7任一项所述的方法，其特征在于，所述第一量子逻辑门组合包括泡利-x门；
所述第二量子逻辑门组合包括受控非门和受控旋转门。9.一种利用量子电路确定最优组合方案的装置，其特征在于，所述装置包括：组合模块，用于将多个预处理业务进行排列组合，以形成多种组合方案；构建模块，用于构建用于模拟所述多种组合方案组合结果的目标量子电路；运行模块，用于运行所述目标量子电路，并基于所述目标量子电路的运行结果，从所述多种组合方案的组合结果中确定最优组合方案。10.一种量超协同操作系统，其特征在于，所述量超协同操作系统根据权利要求1至8任一项中所述的方法实现利用量子电路确定最优组合方案。11.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至8任一项中所述的方法。12.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至8任一项中所述的方法。

技术总结
本发明公开了一种利用量子电路确定最优组合方案的方法及装置，方法包括：首先将多个预处理业务进行排列组合，以形成多种组合方案，然后构建用于模拟多种组合方案组合结果的目标量子电路，最后运行目标量子电路，并基于目标量子电路的运行结果，从多种组合方案的组合结果中确定最优组合方案，它通过构建用于模拟多种组合方案组合结果的目标量子电路，从而降低最优组合问题的求解难度，加快求解速度。加快求解速度。加快求解速度。


技术研发人员：王升斌 窦猛汉 请求不公布姓名
受保护的技术使用者：本源量子计算科技（合肥）股份有限公司
技术研发日：2023.05.25
技术公布日：2023/8/28