薄膜晶体管、集成栅极驱动电路及显示面板的制作方法

1.本技术涉及电子领域，尤其涉及一种薄膜晶体管、集成栅极驱动电路及显示面板。


背景技术：

2.目前，薄膜晶体管中的有源层在照光后，会发生光退化，导致有源层的表面缺陷增加。而有源层存在缺陷会致使源极与漏极之间无法正常导通，影响薄膜晶体管整体的工作稳定性，进而导致显示面板显示异常。


技术实现要素：

3.本技术的实施例提供一种薄膜晶体管、集成栅极驱动电路及显示面板，能够提高薄膜晶体管中的绝缘层的能隙，从而降低有源层的光退化。
4.第一方面，本技术提供一种薄膜晶体管，包括：
5.绝缘层，所述绝缘层的能隙在4.0ev-6.7ev之间；
6.有源层，所述绝缘层与所述有源层层叠设置，所述有源层的材料包括非晶硅；及
7.第一电极及第二电极，所述第一电极和所述第二电极位于所述有源层背离所述绝缘层的一侧，所述第二电极与所述第一电极间隔设置，所述第二电极与所述第一电极通过所述有源层连通。
8.可以理解的是，现有技术中的绝缘层的能隙一般小于4ev，在有源层被照光后，有源层的电子可能会向绝缘层跃迁，从而产生缺陷，导致有源层无法提供足够的载流子将源极和栅极导通。最终导致显示面板显示异常。而本技术提供的绝缘层的能隙在4.0ev-6.7ev之间(包括端点值4.0ev和6.7ev)，绝缘层的能隙的提高可以防止有源层的电子注入至绝缘层，进而有效降低有源层的光退化。
9.一种可能的实施方式中，所述绝缘层为层叠设置的多层结构，所述多层结构包括第一层、第二层和第三层中的至少两种，所述第一层、所述第二层和所述第三层均为化学气相沉积形成的氮化硅膜层，所述第一层的含氮量低于所述第二层的含氮量，所述第二层的含氮量低于所述第三层的含氮量。
10.一种可能的实施方式中，所述绝缘层包括两个所述第二层和两个所述第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第二层、一个所述第三层、另一个所述第二层和另一个所述第三层依次层叠设置。
11.一种可能的实施方式中，所述绝缘层包括一个所述第一层、一个所述第二层和两个第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第一层、一个所述第三层、一个所述第二层和另一个所述第三层依次层叠设置。
12.一种可能的实施方式中，所述绝缘层包括一个所述第一层、一个所述第二层和两个所述第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第三层、一个所述第一层、一个所述第二层和另一个所述第三层依次层叠设置。
13.一种可能的实施方式中，所述绝缘层包括一个所述第一层、一个所述第二层、一个
所述第三层和一个第四层，所述第四层的材料包括氧化铪或者氧化硅；
14.在所述绝缘层朝向所述有源层的方向上，一个所述第四层、一个所述第一层、一个所述第三层和一个所述第三层依次层叠设置。
15.一种可能的实施方式中，所述绝缘层包括两个所述第二层、一个所述第三层和一个第四层，所述第四层的材料包括氧化铪或者氧化硅；
16.在所述绝缘层朝向所述有源层的方向上，一个所述第二层、一个所述第四层、另一个所述第二层和一个所述第三层依次层叠设置。
17.一种可能的实施方式中，所述绝缘层为单层结构，所述单层结构的材料包括氧化铪或者氧化硅。
18.第二方面，本技术还提供一种集成栅极驱动电路，包括多个驱动单元，每个所述驱动单元均包括一个如上所述薄膜晶体管。
19.第三方面，本技术还提供一种显示面板，包括显示模组和如上所述的集成栅极驱动电路，所述集成栅极驱动电路控制所述显示模组显示图像。
附图说明
20.为了更清楚地说明本技术的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
21.图1是本提申请提供的显示面板的结构示意图；
22.图2是图1所示的显示面板中的薄膜晶体管的结构示意图；
23.图3是图2提供的绝缘层的第一种可能的实施例中第一种剖面示意图；
24.图4是图2提供的绝缘层的第一种可能的实施例中第二种剖面示意图；
25.图5是图2提供的绝缘层的第一种可能的实施例中第三种剖面示意图；
26.图6是图2提供的绝缘层的第二种可能的实施例中第一种剖面示意图；
27.图7是图2提供的绝缘层的第二种可能的实施例中第二种剖面示意图；
28.图8是图2提供的绝缘层的第四种可能的实施例的剖面示意图。
29.附图标记：显示面板1000、驱动电路100、显示模组200、薄膜晶体管101、基板110、栅极120、绝缘层130、第一电极140、第二电极150、第一导电层160、有源层170、第一层131、第二层132、第三层133。
具体实施方式
30.为了方便理解，首先对本技术的实施例所涉及的术语进行解释。
31.和/或：仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。
32.多个：是指两个或多于两个。
33.连接：应做广义理解，例如，a与b连接，可以是a与b直接相连，也可以是a与b通过中间媒介间接相连。
34.下面将结合附图，对本技术的具体实施方式进行清楚地描述。
35.请参阅图1，图1是本提申请提供的显示面板1000的结构示意图。本技术提供一种
显示面板1000。显示面板1000包括集成栅极驱动电路100和显示模组200。集成栅极驱动电路100控制显示模组200显示图像。
36.集成栅极驱动电路100包括多个驱动单元(图未示)，每个驱动单元均包括一个薄膜晶体管101。薄膜晶体管101可以作为集成栅极驱动电路100的开关。
37.可以理解的是，随着显示面板制造技术的不断发展，人们对显示面板的高解析度、窄边框的要求不断提升，越来越多的集成栅极驱动电路(gate driven on array，goa)被应用在显示面板中。集成栅极驱动电路能实现显示面板的逐行扫描驱动功能，利用集成栅极驱动电路技术将栅极驱动电路集成在显示面板的阵列基板上，可以省掉栅极驱动部分，从而可以在原材料和制作工艺两方面降低产品成本。
38.目前，薄膜晶体管中的有源层在照光后，会发生光退化，导致有源层的表面缺陷增加。而有源层存在缺陷会致使源极与漏极之间无法正常导通，影响薄膜晶体管整体的工作稳定性，进而导致显示面板显示异常。
39.基于此，本技术的实施例提供一种薄膜晶体管101，能够提高薄膜晶体管101中的绝缘层的能隙，从而降低有源层的光退化。
40.请参阅图2，图2是图1所示的显示面板1000中的薄膜晶体管101的结构示意图。薄膜晶体管101包括基板110、栅极120、绝缘层130、第一电极140、第二电极150、第一导电层160和有源层170。
41.需说明的是，图1的目的仅在于示意性的描述基板110、栅极120、绝缘层130、第一电极140、第二电极150、第一导电层160和有源层170的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本技术实施例示意的结构并不构成对薄膜晶体管101的具体限定。在本技术另一些实施例中，薄膜晶体管101可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
42.示例性的，基板110可以为玻璃基板、蓝宝石基板或者硅晶片基板。或者基板110可以为柔性基板，柔性基板可以采用下述材料中的任意一种或多种制成：聚酰亚胺、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，pet)、聚萘二甲酸乙二醇酯(polyethylene naphthalate two formic acid glycol ester，pen)、环烯烃聚合物(cyclo-olefinpolymer，cop)、聚碳酸酯(polycarbonate，pc)、聚苯乙烯(polystyrene，ps)、聚丙烯(polypropylene，pp)、聚四氟乙烯(polytetrafluoroethylene，ptfe)。在其他实现方式中，基板110也可以选用陶瓷基板等，本技术对此不做限制。
43.栅极120设于基板110的表面，绝缘层130覆盖栅极120。有源层170可以设于绝缘层130背离基板110的一侧表面。有源层170可以与栅极120相对设置。第一导电层160可以设于有源层170远离绝缘层130的表面。第一电极140和第二电极150设于绝缘层130远离栅极120的一侧，第一电极140和第二电极150间隔设置。其中，第一电极140可以为薄膜晶体管101的源极，第二电极150为薄膜晶体管101的漏极。或者第一电极140可以为薄膜晶体管101的漏极，第二电极150为薄膜晶体管101的源极。
44.有源层170的材料可以为非晶硅。非晶硅在照光后可能会发生光退化，从而在表面产生缺陷。进而导致薄膜晶体管101发生漏电。
45.本技术的实施例提供的绝缘层130的能隙较高。绝缘层130的能隙在4.0ev-6.7ev
之间。
46.可以理解的是，现有技术中的绝缘层的能隙一般小于4ev，在有源层被照光后，有源层的电子可能会向绝缘层跃迁，从而产生缺陷，导致有源层无法提供足够的载流子将源极和栅极导通。最终导致显示面板显示异常。而本技术提供的绝缘层130的能隙在4.0ev-6.7ev之间(包括端点值4.0ev和6.7ev)，绝缘层130的能隙的提高可以防止有源层170的电子注入至绝缘层130，进而有效降低有源层170的光退化。
47.另外，集成栅极驱动电路中的栅极一般会施加较高的电压，这使得栅极的电子容易向绝缘层跃迁，而跃迁至绝缘层的电子可能会与有源层的空穴复合，导致有源层的电子层和空穴层的结构会受到破坏，使有源层产生缺陷，最终导致薄膜晶体管无法正常工作。本技术提供的实施例中，当绝缘层130的能隙提高后，栅极120的电子不易向绝缘层130跃迁，从而保证有源层170可以正常工作。
48.本技术的绝缘层130包括多种结构，下文将以多个实施例对绝缘层130的结构进行举例描述。但应当理解，在本领域技术人员无需付出额外创造力劳动的前提下，与下文实施例相似的实施例也受到本技术的保护。
49.第一种可能的实施例中，请参阅图3，图3是图2提供的绝缘层130的第一种可能的实施例中第一种剖面示意图。绝缘层130的能隙在4.0ev～5.1ev之间。绝缘层130包括第一层131、第二层132和第三层133的至少两种。第一层131、第二层132和第三层133为等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)形成的氮化硅膜层。在氮化硅的沉积过程中，可以使用氨气、硅烷和氮气作为气体原料。其中，氨气与硅烷的比例范围可以在5-15之间(包括端点值5和15)。氮气与硅烷的比例范围可以在15-30之间(包括端点值15和30)。示例性的，在氧化硅沉积完成后，可以激发氮气和氢气，从而产生氮气和氢气的低温等离子体，进而对刚形成的氮化硅膜层进行气氛保护。
50.可以理解的是，目前常用的氮化硅的化学气相沉积中，氨气与硅烷的比例大致为9，氮气与硅烷的比例大致为3。本技术中的，提高了氨气与硅烷的比例、及氮气与硅烷的比例，从而提成沉积的氮化硅膜层中的氮含量，进而提高氮化硅的绝缘性，最终达到提升绝缘层130的能隙的结果。
51.第一层131的沉积速度在10a/s-15a/s之间(包括端点值10a/s和15a/s)。第一层131的膜层厚度可以在300a-1000a之间(包括端点值300a和1000a)。第一层131的含氮量低于第二层132的含氮量。
52.第二层132的沉积速度在7a/s-10a/s之间(包括端点值7a/s和10a/s)。第二层132的膜层厚度可以在1500a-3800a之间(包括端点值1500a和3800a)。第二层132的含氮量低于第三层133的含氮量。
53.第三层133的沉积速度小于7a/s。第三层133的膜层厚度可以在200a-1500a之间(包括端点值200a和1500a)。第三层133可以有三种，三种第三层133的材料的沉积速度不同。具体而言，三种第三层133分别为第一子层(图未示)、第二子层(图未示)和第三子层(图未示)。第一子层的沉积速度在5a/s-7a/s之间(包括端点值5a/s和7a/s)。第一子层的膜子层厚度可以在500a-1500a之间(包括端点值500a和1500a)。第一子层的含氮量低于第二子层的含氮量。第二子层的沉积速度在3a/s-5a/s之间(包括端点值3a/s和5a/s)。第二子层的膜子层厚度可以在200a-500a之间(包括端点值200a和500a)。第二子层的含氮量低于第三
子层的含氮量。第三子层的沉积速度小于3a/s。第三子层的膜子层厚度可以在200a-500a之间(包括端点值200a和500a)。
54.可以理解的是，降低成膜速率可以有效的提高氮化硅膜层中的氮的含量。进而提高氮化硅的绝缘性，最终达到提升绝缘层130的能隙的结果。
55.第一种可能的实施例中包括多种实施方式。第一种实施方式中，请再参阅图3，绝缘层130包括一个第一层131、一个第二层132和两个第三层133，在绝缘层130朝向有源层170的方向上，一个第一层131、一个第三层133、一个第二层132和另一个第三层133依次层叠设置。其中，一个第三层133可以为第一子层，另一个第三层133可以为第三子层。也即为，一个第一层131、一个第三子层、一个第二层132和一个第一子层依次层叠设置于基板110朝向有源层170的表面。
56.第二种实施方式中，请参阅图4，图4是图2提供的绝缘层130的第一种可能的实施例中第二种剖面示意图。绝缘层130包括两个第二层132和两个第三层133，在绝缘层130朝向有源层170的方向上，一个第二层132、一个第三层133、另一个第二层132和另一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
57.具体为，一个第二层132、一个第一子层、另一个第二层132和另一个第一子层依次层叠设置于基板110朝向有源层170的表面。或者，一个第二层132、一个第二子层、另一个第二层132和另一个第二子层依次层叠设置于基板110朝向有源层170的表面。再或者，一个第二层132、一个第三子层、另一个第二层132和另一个第三子层依次层叠设置于基板110朝向有源层170的表面。
58.第三种实施方式中，请参阅图5，图5是图2提供的绝缘层130的第一种可能的实施例中第三种剖面示意图。绝缘层130包括一个第一层131、一个第二层132和两个第三层133，在绝缘层130朝向有源层170的方向上，一个第三层133、一个第一层131、一个第二层132和另一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
59.具体为，一个第三子层、一个第一层131、一个第二层132和一个第一子层依次层叠设置于基板110朝向有源层170的表面。或者，一个第三子层、一个第一层131、一个第二层132和另一个第三子层依次层叠设置于基板110朝向有源层170的表面。再或者，一个第二子层、一个第一层131、一个第二层132和一个第二子层依次层叠设置于基板110朝向有源层170的表面。
60.第二种可能的实施例中，请参阅图6，图6是图2提供的绝缘层130的第二种可能的实施例中第一种剖面示意图。与第一种实施例不同的是，绝缘层130还包括一个第四层134，第四层134的材料包括氧化铪。氧化铪可以为等离子体增强化学气相沉积形成，氧化铪的能隙范围在5.5ev-6.7ev之间。第四层134的膜层厚度可以在200a-500a之间。
61.在第二种可能的实施例中包括两种实施方式。第一种实施方式中，在绝缘层130朝向有源层170的方向上，一个第四层134、一个第一层131、一个第二层132和一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
62.第二种实施方式中，请参阅图7，图7是图2提供的绝缘层130的第二种可能的实施例中第二种剖面示意图。绝缘层130包括两个第二层132、一个第三层133和一个第四层134。在绝缘层130朝向有源层170的方向上，一个第二层132、一个第四层134、另一个第二层132和一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
63.第三种可能的实施例中，与第二种可能的实施例不同的是，第四层134的材料为氧化硅。
64.第三种可能的实施例中包括两种实施方式。请再参阅图6，第一种实施方式中，在绝缘层130朝向有源层170的方向上，一个第四层134、一个第一层131、一个第三层133和一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
65.第二种实施方式中，请再参阅图7，绝缘层130包括两个第二层132、一个第三层133和一个第四层134。在绝缘层130朝向有源层170的方向上，一个第二层132、一个第四层134、另一个第二层132和一个第三层133依次层叠设置。其中，第三层133可以为第一子层、第二子层或第三子层。
66.第四种可能的实施例中，请参阅图8，图8是图2提供的绝缘层130的第四种可能的实施例的剖面示意图。与前三种可能的实施例不同的是，绝缘层130为单层结构。单层结构的材料包括氧化铪或者氧化硅。
67.本技术还通过下文的两个公式来对薄膜晶体管101的性能进行探究。
68.公式1：
69.i_ds＝w/l*μ_eff*c_ox*[(v_gs-v_th)*v_ds-(v_ds^2)/2]
[0070]
公式2：
[0071]
v_(gs(ob))＝v_gh-v_gl
[0072]
公式1中，w/l表示薄膜晶体管101的沟道宽和沟道长度之比，μ_eff表示电子迁移率，c_ox表示薄膜晶体管101中栅极120-绝缘层130-有源层170的结构的单位面积电容，v_gs表示栅极120和源极的电压差，v_th表示薄膜晶体管101的阈值电压，v_ds表示源极和漏极的电压差。
[0073]
公式2中，v_gh表示薄膜晶体管101开态时的电压，v_gl表示薄膜晶体管101关态时的电压，v_(gs(on))表示薄膜晶体管101的电压差。
[0074]
可以理解的是，薄膜晶体管101的电压差越大，薄膜晶体管101的开态电流就越大。因此降低薄膜晶体管101关态时的电压，可以有效的提到薄膜晶体管101的开态电流，从而改善薄膜晶体管101的工作稳定性，进而避免显示面板1000由于驱动电路不稳定而导致显示异常。
[0075]
另外，在薄膜晶体管101中，提高其绝缘层130的能隙可以提高绝缘层130的介电常数，进而提高薄膜晶体管101中栅极120-绝缘层130-有源层170的结构的单位面积电容(c_ox)，从而可以提高电流，使电流大小足够驱动显示面板1000显示画面。
[0076]
以上对本技术实施例进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。

技术特征：
1.一种薄膜晶体管，其特征在于，包括：绝缘层，所述绝缘层的能隙在4.0ev-6.7ev之间；有源层，所述绝缘层与所述有源层层叠设置，所述有源层的材料包括非晶硅；及第一电极及第二电极，所述第一电极和所述第二电极位于所述有源层背离所述绝缘层的一侧，所述第二电极与所述第一电极间隔设置，所述第二电极与所述第一电极通过所述有源层连通。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层为层叠设置的多层结构，所述多层结构包括第一层、第二层和第三层中的至少两种，所述第一层、所述第二层和所述第三层均为化学气相沉积形成的氮化硅膜层，所述第一层的含氮量低于所述第二层的含氮量，所述第二层的含氮量低于所述第三层的含氮量。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层包括两个所述第二层和两个所述第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第二层、一个所述第三层、另一个所述第二层和另一个所述第三层依次层叠设置。4.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层包括一个所述第一层、一个所述第二层和两个第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第一层、一个所述第三层、一个所述第二层和另一个所述第三层依次层叠设置。5.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层包括一个所述第一层、一个所述第二层和两个所述第三层，在所述绝缘层朝向所述有源层的方向上，一个所述第三层、一个所述第一层、一个所述第二层和另一个所述第三层依次层叠设置。6.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层包括一个所述第一层、一个所述第二层、一个所述第三层和一个第四层，所述第四层的材料包括氧化铪或者氧化硅；在所述绝缘层朝向所述有源层的方向上，一个所述第四层、一个所述第一层、一个所述第三层和一个所述第三层依次层叠设置。7.根据权利要求2所述的薄膜晶体管，其特征在于，所述绝缘层包括两个所述第二层、一个所述第三层和一个第四层，所述第四层的材料包括氧化铪或者氧化硅；在所述绝缘层朝向所述有源层的方向上，一个所述第二层、一个所述第四层、另一个所述第二层和一个所述第三层依次层叠设置。8.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层为单层结构，所述单层结构的材料包括氧化铪或者氧化硅。9.一种集成栅极驱动电路，其特征在于，包括多个驱动单元，每个所述驱动单元均包括一个如权利要求1-8任一项所述薄膜晶体管。10.一种显示面板，其特征在于，包括显示模组和如权利要求9所述的集成栅极驱动电路，所述集成栅极驱动电路控制所述显示模组显示图像。

技术总结
本申请提供一种薄膜晶体管、集成栅极驱动电路及显示面板，所述薄膜晶体管包括绝缘层、有源层、第一电极和第二电极，所述绝缘层的能隙在4.0ev-6.7ev之间，所述绝缘层与所述有源层层叠设置，所述有源层的材料包括非晶硅，所述第一电极和所述第二电极位于所述有源层背离所述绝缘层的一侧，所述第二电极与所述第一电极间隔设置，所述第二电极与所述第一电极通过所述有源层连通。本申请的技术方案能够提高薄膜晶体管中的绝缘层的能隙，从而降低有源层的光退化。的光退化。的光退化。


技术研发人员：卓恩宗 董浩 袁海江
受保护的技术使用者：惠科股份有限公司
技术研发日：2023.05.26
技术公布日：2023/8/28