阵列基板、显示基板及显示装置的制作方法

1.本技术涉及显示技术领域，特别涉及一种阵列基板、显示基板及显示装置。


背景技术：

2.显示面板包括驱动电路层及位于驱动电路层上的发光结构层。驱动电路层包括栅极驱动电路及像素电路。起始行栅极驱动电路接收驱动芯片提供的驱动信号，向像素电路输出驱动信号，以及向级联的栅极驱动电路输出级联信号。


技术实现要素：

3.本技术提供了一种阵列基板、显示基板及显示装置。
4.根据本技术实施例的第一方面，提供了一种阵列基板。所述阵列基板用于显示基板，所述阵列基板包括与所述显示基板的显示区对应的驱动区和位于所述驱动区一侧且沿第一方向延伸的第一边框区，所述阵列基板包括衬底及位于所述衬底一侧的驱动电路层；
5.所述驱动电路层包括位于所述第一边框区的多个栅极驱动电路、第一信号线、第二信号线和第三信号线；所述第一信号线和所述第二信号线沿所述第一方向延伸，所述第三信号线沿第二方向延伸，所述第二方向与所述第一方向相交；所述第一信号线位于所述第二信号线背离所述驱动区的一侧；所述多个栅极驱动电路包括虚设栅极驱动电路和起始行栅极驱动电路；所述第一信号线的一端与所述第三信号线电连接，另一端用于与驱动芯片电连接，所述驱动芯片向所述起始行栅极驱动电路提供驱动信号；所述第三信号线与所述虚设栅极驱动电路电连接，且与所述起始行栅极驱动电路电连接。
6.在一个实施例中，所述驱动电路层还包括第四信号线及搭接部，所述第四信号线与所述第一信号线相邻、同层设置且同向延伸，所述第四信号线与所述第三信号线相连，所述搭接部分别与所述第一信号线及所述第四信号线搭接。
7.在一个实施例中，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述搭接部位于所述第一绝缘层朝向所述衬底的一侧。
8.在一个实施例中，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述第一绝缘层设有第一通孔，所述搭接部位于所述第二绝缘层朝向所述衬底的一侧，且位于所述第一通孔内。
9.在一个实施例中，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述驱动电路层设有贯穿所述第一绝缘层和所述第二绝缘层的第二通孔，
所述搭接部位于所述第二通孔内。
10.在一个实施例中，所述第四信号线包括在所述第一方向上排布的第一子信号线、第二子信号线及第三子信号线，所述第二子信号线与所述第一子信号线及所述第三子信号线之间分别存在第一间隙，所述第二子信号线与所述搭接部搭接，且与所述第三信号线相连。
11.在一个实施例中，所述第三信号线包括第四子信号线和位于所述第四子信号线远离所述第一信号线一侧的第五子信号线，所述第四子信号线与所述第五子信号线之间存在第二间隙，所述第四子信号线远离所述第二间隙的端部与所述第一信号线电连接，所述第四子信号线与所述第二间隙相邻的端部与所述起始行栅极驱动电路电连接。
12.在一个实施例中，所述驱动电路层还包括第一导线，所述第一导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所述阵列基板还包括位于所述第一导线与所述第三信号线之间的绝缘层，所述第一导线通过所述绝缘层上的开孔与所述第三信号线电连接；所述第一导线在所述衬底上的正投影与所述第三信号线在所述衬底上的正投影存在交叠。
13.在一个实施例中，所述驱动电路层还包括第一导线，所述第一导线包括第一子导线和第二子导线，所述第一子导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所述第二子导线位于所述第一子导线背离所述起始行栅极驱动电路的一侧；所述第一子导线与所述第二子导线之间存在第三间隙。
14.在一个实施例中，所述驱动电路层还包括第一导线和至少一个第五信号线；所述第一导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所述第一导线至少部分沿所述第一方向延伸；所述第五信号线沿所述第二方向延伸，且与所述虚设栅极驱动电路电连接；所述第五信号线包括在所述第二方向上排布的第六子信号线、第七子信号线及第八子信号线，所述第七子信号线与所述第六子信号线及所述第八子信号线之间均存在第四间隙，两个所述第四间隙在所述衬底上的正投影位于所述第一导线在所述衬底上的正投影的相对两侧。
15.在一个实施例中，所述栅极驱动电路包括启动晶体管、下拉晶体管及连接节点，所述启动晶体管的输出端与所述下拉晶体管的输入端分别与所述连接节点相连；所述第三信号线与所述起始行栅极驱动电路的启动晶体管的栅极电连接，所述第二信号线与所述第一信号线传输相同的信号；所述驱动电路层还包括多个第二导线，每一所述第二导线的一端与所述第二信号线相连，另一端与一个所述栅极驱动电路的所述下拉晶体管的栅极相连；
16.所述起始行栅极驱动电路对应的第二导电包括第三子导线和第四子导线，所述第三子导线与所述第四子导线之间存在第五间隙，所述第三子导线远离所述第五间隙的端部与所述栅极驱动电路相连，所述第四子导线远离所述第五间隙的端部与所述下拉晶体管的栅极相连。
17.在一个实施例中，所述第一信号线的宽度大于所述第二信号线的宽度。
18.在一个实施例中，所述驱动电路层还包括位于所述第一信号线与所述第二信号线之间的多个第六信号线。
19.根据本技术实施例的第二方面，提供了一种显示基板，所述显示基板包括上述的阵列基板及位于所述阵列基板背离所述衬底一侧的发光结构层；所述显示基板包括显示
区，所述发光结构层包括多个位于所述显示区的子像素。
20.在一个实施例中，所述显示基板还包括位于所述发光结构层背离所述衬底一侧的彩膜层，且所述发光结构层包括液晶分子。
21.根据本技术实施例的第三方面，提供了一种显示装置，所述显示装置包括上述的显示基板。
22.本技术实施例提供的阵列基板、显示基板及显示装置，起始行栅极驱动电路通过第三信号线与驱动芯片电连接，驱动芯片可通过第三信号线向起始行驱动电路提供驱动信号，从而起始行栅极驱动电路可正常工作，保证显示基板的正常显示；采用与虚设栅极驱动电路电连接的第三信号线来实现驱动芯片与起始行栅极驱动电路的电连接，无需额外制作连接线，有助于简化显示基板的制备工艺。
附图说明
23.图1是本技术一示例性实施例提供的显示基板的结构示意图；
24.图2是本技术一示例性实施例提供的显示基板的驱动电路层位于第一边框区的部分的结构示意图；
25.图3是本技术一示例性实施例提供的栅极驱动电路的电路示意图；
26.图4是本技术一示例性实施例提供的栅极驱动电路的局部剖视图；
27.图5是本技术另一示例性实施例提供的栅极驱动电路的局部剖视图；
28.图6是本技术再一示例性实施例提供的栅极驱动电路的局部剖视图；
29.图7是图2所示的显示基板的驱动电路层的局部结构示意图；
30.图8是图2所示的显示基板的驱动电路层的局部结构示意图。
具体实施方式
31.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本技术相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
32.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
33.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
34.本技术实施例提供了一种阵列基板、显示基板及显示装置。下面结合附图，对本技术实施例中的阵列基板、显示基板及显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
35.为节约显示面板的制备成本，较小尺寸的显示面板可与较大尺寸的显示面板共用用于制备驱动电路层的掩膜版，例如58.5英寸的显示面板与65英寸的显示面板共用用于制备驱动电路层的掩膜版。在较小尺寸的显示面板的驱动电路层制备完成之后，需将驱动电路层多余的部分切割掉，导致起始行栅极驱动电路被切掉，得到的显示基板中的起始行栅极驱动电路与驱动芯片无法电连接，导致起始行栅极驱动电路无法工作，影响显示面板的正常显示。
36.本技术实施例提供了一种阵列基板。所述阵列基板用于显示基板，所述显示基板包括显示区。如图1所示，所述阵列基板包括与所述显示基板的显示区对应的驱动区111和位于所述驱动区111一侧且沿第一方向x延伸的第一边框区112。所述阵列基板包括衬底及位于所述衬底一侧的驱动电路层10；所述驱动电路层10包括位于所述第一边框区112的多个栅极驱动电路20、位于所述驱动区111的多个像素电路30。
37.如图2所示，所述驱动电路层10还包括位于所述第一边框区112的第一信号线11、第二信号线12和第三信号线13；所述第一信号线11和所述第二信号线12沿所述第一方向x延伸，所述第三信号线13沿第二方向y延伸，所述第二方向y与所述第一方向x相交；所述第一信号线11位于所述第二信号线12背离所述驱动区111的一侧；所述多个栅极驱动电路20包括虚设栅极驱动电路21和起始行栅极驱动电路22；所述第一信号线11的一端与所述第三信号线13电连接，另一端用于与驱动芯片电连接，所述驱动芯片向所述起始行栅极驱动电路22提供驱动信号；所述第三信号线13与所述虚设栅极驱动电路21电连接，且与所述起始行栅极驱动电路22电连接。
38.本技术实施例提供的阵列基板，起始行栅极驱动电路通过第三信号线与驱动芯片电连接，驱动芯片可通过第三信号线向起始行驱动电路提供驱动信号，从而起始行栅极驱动电路可正常工作，保证显示基板的正常显示；采用与虚设栅极驱动电路电连接的第三信号线来实现驱动芯片与起始行栅极驱动电路的电连接，无需额外制作连接线，有助于简化显示基板的制备工艺。
39.在一个实施例中，如图1所示，显示基板的边框区可包括相对设置的两个第一边框区112，显示基板还包括相对设置且同向延伸的第二边框区113和第三边框区114。第二边框区113和第三边框区114沿第二方向y延伸。第一方向x与第二方向y可互相垂直。例如第一方向x为列方向，第二方向y为行方向。两个第一边框区112可分别设有栅极驱动电路20。驱动电路层还可包括位于第二边框区113的多个虚设像素电路40。第三边框区114可设有扇出线路、柔性电路板等，柔性电路板可与驱动芯片电连接，第三信号线13可通过与柔性电路板电连接来实现与驱动芯片的电连接。
40.本一个实施例中，如图1所示，阵列基板的所述多个栅极驱动电路20可在第一方向x上排布，所述多个栅极驱动电路20还包括非起始行栅极驱动电路23，非起始行栅极驱动电路23可位于起始行栅极驱动电路22背离虚设栅极驱动电路21的一侧。其中，虚设栅极驱动电路21指的是不向像素电路提供栅极驱动信号的栅极驱动电路，虚设栅极驱动电路21可与虚设像素电路40电连接。起始行栅极驱动电路22接收驱动芯片提供的驱动信号后工作，并向与其级联的非起始行栅极驱动电路23输出级联信号。起始行栅极驱动电路22的数量可为一个或多个，例如起始行栅极驱动电路22的数量可为三个。
41.在一个实施例中，所述驱动电路层10包括第一导电层及位于第一导电层背离衬底
一侧的第二导电层。像素电路与栅极驱动电路均可包括薄膜晶体管，薄膜晶体管包括有源层、栅电极、源电极及漏电极。栅电极可位于有源层朝向衬底的一侧，源电极及漏电极可位于有源层背离衬底的一侧。例如栅电极可位于第一导电层，源电极和漏电极可位于第二导电层。
42.如图2所示，驱动电路层10还可包括位于第一边框区112且沿第一方向x延伸的多个信号线。在靠近栅极驱动电路20的方向上，上述沿第一方向x延伸的多个信号线依次排布为起始控制信号stv1、多个时钟信号线31-36、高电平电源信号线371、高电平电源信号线372、低电平电源信号线38、起始控制信号stv2。起始控制信号线stv1和起始控制信号线stv2可传输相同的信号。
43.在一个实施例中，如图3所示，所述栅极驱动电路包括电容c1及晶体管m1、m2、m3、m5、m5’、m6、m6’、m7、m8、m8’、m9、m9’、m10、m10’、m11、m11’、m12、m12’、m13、m16、m16’；栅极驱动电路还包括输入端口input、rst_pu、stv、vgl、lvgl、vddo、vdde、clk及输出端口gout、outc。电容c1、上述各晶体管、各输入端口及各输出端口的连接关系如图3所示。栅极驱动电路还包括连接节点pu，晶体管m1为启动晶体管，晶体管m7为下拉晶体管，启动晶体管m1的输入端及栅极分别与输入端口input相连，启动晶体管m1的输出端与连接节点pu相连，下拉晶体管m7的输入端与连接节点pu相连，下拉晶体管m7的栅极与输入端口stv相连，下拉晶体管m7的输出端与低电平电源信号输入端口lvgl相连。
44.在一个实施例中，起始行栅极驱动电路22的启动晶体管m1与第一信号线11相连。具体来说，第一信号线11可与起始行栅极驱动电路22的启动晶体管m1的栅极电连接，向启动晶体管m1的栅极提供驱动信号。在一些实施例中，第一信号线11可为起始控制信号线stv1，向起始行栅极驱动电路22的启动晶体管m1的栅极提供起始控制信号使启动晶体管m1导通。
45.在一个实施例中，栅极驱动电路的下拉晶体管m7与第一信号线12相连。具体来说，第二信号线12可与栅极驱动电路22的启动晶体管m7的栅极电连接，向下拉晶体管m7的栅极提供起始控制信号，使下拉晶体管m7导通，从而下拉晶体管m7将连接节点pu的电平拉低。在一些实施例中，第二信号线12可为起始控制信号线stv2。
46.在一实施例中，第三信号线13为时钟信号线，与虚设栅极驱动电路的输入端口clk相连。由于虚设栅极驱动电路的启动晶体管m1不与第三信号线13相连，其不能接收驱动芯片提供的驱动信号，因此虚设栅极驱动电路无法启动，不能驱动像素电路工作。
47.在一个实施例中，第一信号线11与第二信号线12传输相同的信号。如图1所示，所述第一信号线11的宽度大于第二信号线12的宽度。若通过激光工艺来使第三信号线13熔融并与第二信号线12电连接，由于第二信号线12的宽度较小，容易导致第三信号线13熔融后和与第二信号线12相邻的信号线电连接而发生短路的问题。第一信号线11的宽度较大，其在与第四信号线14相连的过程中，可避免发生与第四信号线14相邻信号线电连接的问题。
48.在一个实施例中，如图2、图4至图6所示，所述驱动电路层10还包括第四信号线14及搭接部50，所述第四信号线14与所述第一信号线11相邻、同层设置且同向延伸，所述第四信号线14与所述第三信号线13相连，所述搭接部50分别与所述第一信号线11及所述第四信号线14搭接。如此，第一信号线11依次通过搭接部50、第四信号线14与第三信号线13电连接。
49.在一个实施例中，如图4至图6所示，所述驱动电路层包括第一导电层53、位于所述第一导电层53背离所述衬底115一侧的第一绝缘层51、位于所述第一绝缘层51背离所述衬底115一侧的第二导电层(未图示)及位于所述第二导电层背离所述衬底115一侧的第二绝缘层52。起始控制信号stv1、多个时钟信号线31-36、高电平电源信号线371、高电平电源信号线372、低电平电源信号线38及起始控制信号stv2均可位于第一导电层53，第三信号线13可位于第二导电层。
50.在一个实施例中，搭接部50的材料可为钨，搭接部50可通过沉积导钨来形成。钨的稳定性较高，不易被氧化，可避免搭接部50被氧化而影响其与第一信号线11及第二信号线14的电连接效果。或者，搭接部50可通过涂覆银来形成。
51.在一个实施例中，如图4所示，所述第一信号线11与所述第四信号线14位于所述第一导电层53，所述搭接部50位于所述第一绝缘层51朝向所述衬底115的一侧。搭接部50部分位于第一信号线11与第四信号线14之间，部分位于第一导电层53背离衬底115的一侧。在该实施例中，搭接部50在第一导电层53形成之后且在第一绝缘层51形成之前形成。第一绝缘层51和第二绝缘层52均覆盖搭接部50，可有效防止水氧入侵至搭接部50，有助于提升阵列基板的可靠性。
52.在另一实施例中，如图5所示，所述第一信号线11与所述第四信号线14位于所述第一导电层53，所述第一绝缘层51设有第一通孔511，所述搭接部50位于所述第二绝缘层52朝向所述衬底115的一侧，且位于所述第一通孔511内。搭接部50部分位于第一信号线11与第四信号线14之间，部分位于第一导电层53背离衬底115的一侧。在该实施例中，搭接部50在第一绝缘层51形成之后且在第二绝缘层52形成之前形成。第二绝缘层52均覆盖搭接部50，可有效防止水氧入侵至搭接部50，有助于提升阵列基板的可靠性。
53.在再一实施例中，如图6所示，所述第一信号线11与所述第四信号线14位于所述第一导电层53，所述驱动电路层设有贯穿所述第一绝缘层51和所述第二绝缘层52的第二通孔512，所述搭接部50位于所述第二通孔512内。搭接部50部分位于第一信号线11与第四信号线14之间，部分位于第一导电层53背离衬底115的一侧。在该实施例中，搭接部50在第二绝缘层52形成之后形成。
54.在一个实施例中，如图7所示，所述第四信号线14包括在所述第一方向x上排布的第一子信号线141、第二子信号线142及第三子信号线143，所述第二子信号线142与所述第一子信号线141及所述第三子信号线143之间分别存在第一间隙101，所述第二子信号线142与所述搭接部50搭接，且与所述第三信号线13相连。如此设置，将第二子信号线142与第一子信号线141及第三子信号线143均隔开，第一子信号线141及第三子信号线143的信号不会传输至第二子信号线142，可减小对第一信号线11通过第二子信号线142向起始行栅极驱动电路22提供的信号的干扰。在一些实施例中，可在形成第四信号线14之后采用激光刻蚀工艺对第四信号线14进行切割。
55.在一实施例中，如图8所示，所述第三信号线13包括第四子信号线131和位于所述第四子信号线131远离所述第一信号线11一侧的第五子信号线132，所述第四子信号线131与所述第五子信号线132之间存在第二间隙102，所述第四子信号线131与所述第二间隙102相邻的端部与所述起始行栅极驱动电路22电连接。如此设置，可避免第三信号线13接收来自驱动芯片的信号，而干扰第一信号线11通过第三信号线13向起始行栅极驱动电路22提供
的驱动信号。在一些实施例中，可在形成第三信号线13之后采用激光刻蚀工艺对第三信号线13进行切割。
56.在一些实施例中，第三信号线13位于第二导电层，第二间隙102在衬底上的正投影与第一导电层在衬底上的正投影无交叠。如此设置，在采用激光刻蚀工艺对第三信号线13进行切割的过程中，可避免激光的能量作用在第一导电层上导致第一导电层熔融而使得其与第三信号线13电连接，或者使第一导电层中相邻的两个导电结构电连接，而影响显示基板的性能。
57.在一个实施例中，如图8所示，所述驱动电路层还包括第一导线60，所述第一导线60的一端与所述第三信号线13相连，另一端与所述起始行栅极驱动电路22电连接，具体来说，与起始行栅极驱动电路22的启动晶体管m1的栅极电连接。所述阵列基板还包括位于所述第一导线60与所述第三信号线13之间的绝缘层，所述第一导线60通过所述绝缘层上的开孔与所述第三信号线13电连接；所述第一导线60在所述衬底上的正投影与所述第三信号线13在所述衬底上的正投影存在交叠。如此设置，第三信号线13可通过开孔与第一导线60直接相连，无需通过其他转接结构，有助于简化显示基板的结构。第一导线60可位于第一导电层，第三信号线13位于第二导电层，绝缘层为第一绝缘层。
58.在一个实施例中，如图8所示，起始行栅极驱动电路22的数量为多个时，第一导线60与起始行栅极驱动电路22一一对应，各第一导线60的一端分别与第三信号线13电连接，另一端与对应的起始行栅极驱动电路22的启动晶体管m1电连接。
59.在一些实施例中，在形成第三信号线13之后，可采用激光刻蚀工艺在第一导线60与第三信号线13之间的绝缘层上形成开孔，开孔暴露第一导线60的一部分。在激光刻蚀的同时，第三信号线13融化并进入开孔内形成导电部，从而第三信号线13通过位于开孔内的导电部与第一导线60相连。
60.在一个实施例中，如图8所示，所述第一导线60包括第一子导线61和第二子导线62，所述第一子导线61的一端与所述第三信号线13相连，另一端与所述起始行栅极驱动电路22电连接；所述第二子导线62位于所述第一子导线61背离所述起始行栅极驱动电路22的一侧；所述第一子导线61与所述第二子导线62之间存在第三间隙103。如此设置，可进一步降低第三信号线13向起始行栅极驱动电路22传输的信号受到的干扰。
61.在一个实施例中，所述驱动电路层还包括至少一个第五信号线70；所述第五信号线70沿所述第二方向延伸，且与所述虚设栅极驱动电路21电连接。所述第五信号线70包括在所述第二方向y上排布的第六子信号线71、第七子信号线72及第八子信号线73，所述第七子信号线72与所述第六子信号线71及所述第八子信号线73之间均存在第四间隙104，两个所述第四间隙104在所述衬底上的正投影位于所述第一导线60在所述衬底上的正投影的相对两侧。如此设置，可避免第五信号线70的信号干扰第一导线60向起始行栅极驱动电路22传输的信号。第五信号线70位于第二导电层，第一导线60位于第一导电层，两个第四间隙104在衬底上的正投影位于第一导线60在衬底上的正投影的相对两侧，可避免在采用激光刻蚀工艺切割第五信号线70时激光作用在第一导线60上，而使得第一导线60与相邻的信号线电连接或者使第一导线60与第五信号线70电连接。
62.在一个实施例中，如图8所示，所述驱动电路层还包括多个第二导线80，每一所述第二导线80的一端与所述第二信号线12相连，另一端与一个所述栅极驱动电路的所述下拉
晶体管膜m7的栅极相连。也即是，第二信号线12通过第二导线80向下拉晶体管膜m7的栅极提供信号。
63.在一个实施例中，如图8所示，所述起始行栅极驱动电路22对应的第二导线80包括第三子导线81和第四子导线82，所述第三子导线81与所述第四子导线82之间存在第五间隙105，所述第三子导线81远离所述第五间隙105的端部与所述第二信号线12相连，所述第四子导线82远离所述第五间隙105的端部与所述下拉晶体管m7的栅极相连。由于本技术实施例提供的阵列基板与比其尺寸大的阵列基板共用制备驱动电路层的掩膜版，本技术实施例提供的阵列基板的起始行栅极驱动电路22对应于大尺寸阵列基板的非起始行驱动电路，导致本技术实施例提供的阵列基板的起始行栅极驱动电路的下拉晶体管m7的栅极与第二信号线12电连接。通过将第二导线80分割为第三子导线81和第四子导线82，则小尺寸阵列基板的起始行栅极驱动电路的下拉晶体管m7的栅极不接收第二信号线12传输的信号，下拉晶体管m7不导通，可保证起始行栅极驱动电路正常工作。
64.在一个实施例中，如图8所示，所述驱动电路层还包括多个第三导线90，第三导线90与非起始行栅极驱动电路的启动晶体管m1的栅极电连接，用于向非起始行栅极驱动电路的启动晶体管m1的栅极传输级联信号。由于本技术实施例提供的阵列基板与比其尺寸大的阵列基板共用制备驱动电路层的掩膜版，在大尺寸阵列基板中，第三导线90远离对应的启动晶体管m1的端部与上一级栅极驱动电路的输出端outc相连。本技术实施例提供的阵列基板制备完成后需切去一部分栅极驱动电路，第三导线90远离对应的启动晶体管m1的端部被切掉，第三导线90对应的栅极驱动电路需采用新的导线与上一级栅极驱动电路电连接。
65.在一实施例中，如图8所示，第三导线90包括第五子导线91和第六子导线92，第五子导线91与第六子导线92之间存在第六间隙106。如此设置，可进一步降低第三信号线13向起始行栅极驱动电路22传输的信号受到的干扰。
66.在一个实施例中，如图8所示，所述驱动电路层还包括第四导线930，第四导线930包括第七子导线931和第八子导线932，第七子导线931和第八子导线932之间存在第七间隙107，第八子导线932背离第七间隙107的端部与虚设栅极驱动电路21电连接。在大尺寸阵列基板中，虚设栅极驱动电路为非起始行栅极驱动电路，第四导线930用于将该非起始行栅极驱动电路与上一级栅极驱动电路的输出端outc相连，从而向该非起始行栅极驱动电路传输级联信号。本技术实施例中，第四导线930无需向虚设栅极驱动电路提供级联信号。将第四导线930切割为两部分，可进一步降低第三信号线13向起始行栅极驱动电路22传输的信号受到的干扰。
67.在一个实施例中，如图2所示，所述驱动电路层还包括位于所述第一信号线11与所述第二信号线12之间的多个第六信号线。第一信号线11为起始控制信号stv1，第二信号线12为起始控制信号stv2时，多个第六信号线包括多个时钟信号线31-36、高电平电源信号线371、高电平电源信号线372和低电平电源信号线38。
68.本技术实施例还提供了一种显示基板，所述显示基板包括上述任一实施例所述的阵列基板及位于所述阵列基板背离所述衬底一侧的发光结构层；所述显示基板包括显示区，所述发光结构层包括位于所述显示区的多个子像素，且与位于驱动区的像素电路电连接。
69.在一个实施例中，所述发光结构层还包括位于所述第二边框区的多个子像素，多
个子像素与虚设栅极驱动电连电连接。显示基板在显示状态下，这些子像素不发光。
70.在一个实施例中，所述显示基板还包括位于所述发光结构层背离所述衬底一侧的彩膜层，且所述发光结构层包括液晶分子。也即是，显示基板为液晶显示基板。
71.在一个实施例中，所述显示基板还包括位于阵列基板与彩膜层之间的封框胶，所述封装胶环绕液晶分子。封框胶可避免液晶分子流出显示区，同时也有助于提升显示基板的封装性能。
72.本技术实施例还提供了一种显示装置，所述显示装置包括上述任一实施例所述的显示基板。
73.在一些实施例中，所述显示装置还包括外壳，显示基板嵌设在壳体内。
74.本技术实施例提供的显示装置可以为任意适当的显示装置，包括但不限于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、电子书等任何具有显示功能的产品或部件。
75.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
76.本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
77.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。

技术特征：
1.一种阵列基板，其特征在于，所述阵列基板用于显示基板，所述阵列基板包括与所述显示基板的显示区对应的驱动区和位于所述驱动区一侧且沿第一方向延伸的第一边框区，所述阵列基板包括衬底及位于所述衬底一侧的驱动电路层；所述驱动电路层包括位于所述第一边框区的多个栅极驱动电路、第一信号线、第二信号线和第三信号线；所述第一信号线和所述第二信号线沿所述第一方向延伸，所述第三信号线沿第二方向延伸，所述第二方向与所述第一方向相交；所述第一信号线位于所述第二信号线背离所述驱动区的一侧；所述多个栅极驱动电路包括虚设栅极驱动电路和起始行栅极驱动电路；所述第一信号线的一端与所述第三信号线电连接，另一端用于与驱动芯片电连接，所述驱动芯片向所述起始行栅极驱动电路提供驱动信号；所述第三信号线与所述虚设栅极驱动电路电连接，且与所述起始行栅极驱动电路电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层还包括第四信号线及搭接部，所述第四信号线与所述第一信号线相邻、同层设置且同向延伸，所述第四信号线与所述第三信号线相连，所述搭接部分别与所述第一信号线及所述第四信号线搭接。3.根据权利要求2所述的阵列基板，其特征在于，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述搭接部位于所述第一绝缘层朝向所述衬底的一侧。4.根据权利要求2所述的阵列基板，其特征在于，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述第一绝缘层设有第一通孔，所述搭接部位于所述第二绝缘层朝向所述衬底的一侧，且位于所述第一通孔内。5.根据权利要求2所述的阵列基板，其特征在于，所述驱动电路层包括第一导电层、位于所述第一导电层背离所述衬底一侧的第一绝缘层、位于所述第一绝缘层背离所述衬底一侧的第二导电层及位于所述第二导电层背离所述衬底一侧的第二绝缘层；所述第一信号线与所述第四信号线位于所述第一导电层，所述驱动电路层设有贯穿所述第一绝缘层和所述第二绝缘层的第二通孔，所述搭接部位于所述第二通孔内。6.根据权利要求2所述的阵列基板，其特征在于，所述第四信号线包括在所述第一方向上排布的第一子信号线、第二子信号线及第三子信号线，所述第二子信号线与所述第一子信号线及所述第三子信号线之间分别存在第一间隙，所述第二子信号线与所述搭接部搭接，且与所述第三信号线相连。7.根据权利要求1所述的阵列基板，其特征在于，所述第三信号线包括第四子信号线和位于所述第四子信号线远离所述第一信号线一侧的第五子信号线，所述第四子信号线与所述第五子信号线之间存在第二间隙，所述第四子信号线远离所述第二间隙的端部与所述第一信号线电连接，所述第四子信号线与所述第二间隙相邻的端部与所述起始行栅极驱动电路电连接。8.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层还包括第一导线，所述第一导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所
述阵列基板还包括位于所述第一导线与所述第三信号线之间的绝缘层，所述第一导线通过所述绝缘层上的开孔与所述第三信号线电连接；所述第一导线在所述衬底上的正投影与所述第三信号线在所述衬底上的正投影存在交叠。9.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层还包括第一导线，所述第一导线包括第一子导线和第二子导线，所述第一子导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所述第二子导线位于所述第一子导线背离所述起始行栅极驱动电路的一侧；所述第一子导线与所述第二子导线之间存在第三间隙。10.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层还包括第一导线和至少一个第五信号线；所述第一导线的一端与所述第三信号线相连，另一端与所述起始行栅极驱动电路电连接；所述第一导线至少部分沿所述第一方向延伸；所述第五信号线沿所述第二方向延伸，且与所述虚设栅极驱动电路电连接；所述第五信号线包括在所述第二方向上排布的第六子信号线、第七子信号线及第八子信号线，所述第七子信号线与所述第六子信号线及所述第八子信号线之间均存在第四间隙，两个所述第四间隙在所述衬底上的正投影位于所述第一导线在所述衬底上的正投影的相对两侧。11.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括启动晶体管、下拉晶体管及连接节点，所述启动晶体管的输出端与所述下拉晶体管的输入端分别与所述连接节点相连；所述第三信号线与所述起始行栅极驱动电路的启动晶体管的栅极电连接，所述第二信号线与所述第一信号线传输相同的信号；所述驱动电路层还包括多个第二导线，每一所述第二导线的一端与所述第二信号线相连，另一端与一个所述栅极驱动电路的所述下拉晶体管的栅极相连；所述起始行栅极驱动电路对应的第二导电包括第三子导线和第四子导线，所述第三子导线与所述第四子导线之间存在第五间隙，所述第三子导线远离所述第五间隙的端部与所述栅极驱动电路相连，所述第四子导线远离所述第五间隙的端部与所述下拉晶体管的栅极相连。12.根据权利要求11所述的阵列基板，其特征在于，所述第一信号线的宽度大于所述第二信号线的宽度。13.根据权利要求11所述的阵列基板，其特征在于，所述驱动电路层还包括位于所述第一信号线与所述第二信号线之间的多个第六信号线。14.一种显示基板，其特征在于，所述显示基板包括权利要求1至13任一项所述的阵列基板及位于所述阵列基板背离所述衬底一侧的发光结构层；所述显示基板包括显示区，所述发光结构层包括多个位于所述显示区的子像素。15.根据权利要求14所述的显示基板，其特征在于，所述显示基板还包括位于所述发光结构层背离所述衬底一侧的彩膜层，且所述发光结构层包括液晶分子。16.一种显示装置，其特征在于，所述显示装置包括权利要求14或15所述的显示基板。

技术总结
本申请提供一种阵列基板、显示基板及显示装置。阵列基板包括驱动区和位驱动区一侧且沿第一方向延伸的第一边框区。阵列基板包括衬底及位于衬底一侧的驱动电路层。驱动电路层包括位于第一边框区的多个栅极驱动电路、第一信号线、第二信号线和第三信号线。第一信号线和第二信号线沿第一方向延伸，第三信号线沿第二方向延伸。第一信号线位于第二信号线背离驱动区的一侧。多个栅极驱动电路包括虚设栅极驱动电路和起始行栅极驱动电路；第一信号线的一端与第三信号线电连接，另一端用于与驱动芯片电连接，驱动芯片向起始行栅极驱动电路提供驱动信号。第三信号线与虚设栅极驱动电路电连接，且与起始行栅极驱动电路电连接。与起始行栅极驱动电路电连接。与起始行栅极驱动电路电连接。


技术研发人员：谢斌 高玉杰 赵欣欣 杨志 王静 程石 盛子沫 高翔宇 冯俊 付俊杰 吴伟
受保护的技术使用者：武汉京东方光电科技有限公司
技术研发日：2023.05.31
技术公布日：2023/8/28